Claims (4)
NTSC 엔코더부(13)에서 공급하는 픽셀 클럽과 수평 및 수직 동기 신호를 입력받아 영상 패킷을 디코딩하는 영상 디코더부(12)와, 상기 영산 디코더부(12)에서 출력된 영상신호를 아날로그 복합 영상 신호로 변환하는 NTSC 엔코더부(13)와 상기 영상 디코더부(12)에서 디코딩 된 영상 신호를 저장 및 출력 제어하는 마이컴(14)와, 상기 마이컴(14)의 제어를 받아 상기된 픽셀 클럽을 카운터부(21) 클럭으로 인가하는 클럭 제어 회로(15,17,18)와, 상기 클럭 신호를 카운터하여 프레인 메모리(22)의 어드레스를 지정하는 카운터부(21)와, 상기 카운터부(21)에 의해 지정된 어드레스에 상기 마이콤(14)의 제어를 받아 상기 영상 디코더부(12)의 영상신호를 저장하고, 또 그 저장된 영상 신호를 재생하여 출력하는 프레임 메모리(22)와, 마이컴(14)제어를 받아 상기 프레임 메모리(22)의 재생 영상 또는 상기 영상 디코더부(12)의 영상 신호를 선택하여 상기 NTSC 디코더(13)에 공급하는 멀티 플렉서부(23)로 구성함을 특징으로 하는 디비에스(DBS) 수신기의 영상 저장및 출력장치The video decoder unit 12 which receives the pixel club supplied from the NTSC encoder unit 13 and the horizontal and vertical synchronizing signals and decodes the video packet, and the video signal output from the video decoding unit 12 to the analog composite video signal. A microcomputer 14 for storing and outputting the NTSC encoder 13 for converting the video signal to the video decoder 12 and storing and outputting the video signal decoded by the video decoder 12, and the pixel club under control of the microcomputer 14 (21) By the clock control circuits 15, 17 and 18 to be applied to the clock, the counter unit 21 for countering the clock signal and specifying the address of the plane memory 22, and the counter unit 21 Under the control of the microcomputer 14 at a designated address, the video signal of the video decoder unit 12 is stored, and the frame memory 22 for reproducing and outputting the stored video signal is controlled under the control of the microcomputer 14. The frame memory (22) Reproduced image or DB-S (DBS) image storage and output devices of a receiver characterized in that it consists of a multi-Plectranthus Western 23 for selecting a video signal from the video image decoder section 12 is supplied to the NTSC decoder 13
제1항에 있어서, 상기의 프레임 메모리 (22)에 저장된 데이타을 마이컴(14)의 제어를 받아 RS232C포트를 통해 외부 장치에 전송함을 특징으로 하는 디비에스(DBS) 수신기의 영상 저장 및 출력장치,The image storage and output device of claim 1, wherein the data stored in the frame memory 22 is transmitted to an external device through an RS232C port under the control of the microcomputer 14;
제1항에 있어서, 상기의 클럭 제어회로는 마이컴(14)에서 출력된 영상저장신호를 입력받아 수직동기 신호에 맞게 출력시키는 제1D 플립플롭 (15)과, 마이컴(14)에서 출력된 저장되어 있는 영상재생신호를 입력받아 수직동기 신호에 맞게 출력시키는 제ID플립플롭(16)과, 상기 D플립플롭 (15) (16)에서 출력된 각각의 신호를 입력받아 논리 조합하여 출력시키는 OR게이트(17)와, 상기 OR게이트(17)에서 출력된 신호와 NTSC엔코더부(13)에서 출력된 픽셀클럭을 입력받아 이를 논리조합하여 카운터부 (21)의 클럭단에 인가하는 AND게이트(18)로 구성된 것을 특징으로 하는 디비에스(DBS) 수신기의 영상 저장 및 출력장치.The clock control circuit of claim 1, wherein the clock control circuit receives the image storage signal output from the microcomputer 14 and outputs the first flip-flop 15 to the vertical synchronization signal, and the microcomputer 14 stores the output. ID flip-flop 16 for receiving a video reproduction signal and outputting it according to the vertical synchronization signal, and OR gate for receiving and logically combining the signals output from the D flip-flop 15 and 16, respectively. 17) and the AND gate 18 which receives the signal output from the OR gate 17 and the pixel clock output from the NTSC encoder 13 and logically combines it and applies it to the clock terminal of the counter 21. Image storage and output device of the DBS receiver, characterized in that configured.
제1항에 있어서, 상기의 리세트 제어회로는 NTSC엔코더부(13)에서 출력된 수직동기신호를 입력받아 이를 클럭단에 입력된 시스템 클럭신호에 의해 신호(Q)를 출력시키는 제3D플립플롭(19)에서 출력된 신호(Q)와 NTSC엔코더부(13)에서 출력된 신호를 입력받아 이를 논리조합하여 카운터 '부'(21)의 리세트단에 출력시키는NAND게이트(20)로 구성된 것을 특징으로 하는 디비에스(DBS) 수신기의 영상 저장 및 출력장치.The 3D flip-flop according to claim 1, wherein the reset control circuit receives the vertical synchronization signal output from the NTSC encoder 13 and outputs the signal Q by the system clock signal inputted to the clock terminal. And a NAND gate 20 which receives the signal Q output from the signal 19 and the signal output from the NTSC encoder 13 and logically combines the signal Q to output to the reset terminal of the counter 21. Image storage and output device of the DBS receiver.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.