KR970056819A - Cursor Generation Circuit for Multi-Sync Digital Convergence Compensator - Google Patents

Cursor Generation Circuit for Multi-Sync Digital Convergence Compensator Download PDF

Info

Publication number
KR970056819A
KR970056819A KR1019950048693A KR19950048693A KR970056819A KR 970056819 A KR970056819 A KR 970056819A KR 1019950048693 A KR1019950048693 A KR 1019950048693A KR 19950048693 A KR19950048693 A KR 19950048693A KR 970056819 A KR970056819 A KR 970056819A
Authority
KR
South Korea
Prior art keywords
cursor
vertical
horizontal
address
output
Prior art date
Application number
KR1019950048693A
Other languages
Korean (ko)
Other versions
KR100187003B1 (en
Inventor
박한이
Original Assignee
구자홍
Lg 전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자 주식회사 filed Critical 구자홍
Priority to KR1019950048693A priority Critical patent/KR100187003B1/en
Publication of KR970056819A publication Critical patent/KR970056819A/en
Application granted granted Critical
Publication of KR100187003B1 publication Critical patent/KR100187003B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/16Picture reproducers using cathode ray tubes
    • H04N9/28Arrangements for convergence or focusing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0481Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance
    • G06F3/04812Interaction techniques based on cursor appearance or behaviour, e.g. being affected by the presence of displayed objects
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

본 발명은 수직 및 수평 검사패턴 사이의 특정 위치를 나타내는 수직 및 수평커서 위치정보를 저장하는 메모리부와, 수직 및 수평 귀선신호에 따라 상기 메모리부에 저장된 데이터의 억세스를 위한 어드레스를 발생하는 어드레스 발생부와, 상기 수직 검사패턴 중 하나를 기준으로 대칭된 제1, 2수직커서를 각각 발생하는 수직커서 발생부와, 상기 수평 검사패턴 중 하나를 기준으로 대칭된 제1, 2수평커서를 각각 발생하는 수평커서 발생부와, 상기 제1,2수직 및 수평커서가 상호 겹쳐질때 형성되는 사각형 부분만 검출하여 사각형 커서를 발생하는 사각형 커서 발생부로 구성된 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로에 관한 것으로서, 수직 및 수평 검사패턴의 교차점 중 하나를 중심으로 한 일정 크기의 사각형 커서를 발생시키기 때문에 컨버전스 조정시 조정자가 커서를 쉽게 판별할 수 있고, 상기 커서의 위치도 쉽게 찾을 수 있는 효과가 있 다.The present invention provides a memory unit for storing vertical and horizontal cursor position information indicating a specific position between vertical and horizontal test patterns, and an address for generating an address for accessing data stored in the memory unit according to vertical and horizontal retrace signals. And a vertical cursor generation unit for generating first and second vertical cursors symmetrically based on one of the vertical inspection patterns, and first and second horizontal cursors symmetrically based on one of the horizontal inspection patterns, respectively. A cursor generation circuit of a multi-sync digital convergence correction device comprising a horizontal cursor generating unit and a rectangular cursor generating unit generating a rectangular cursor by detecting only a rectangular portion formed when the first, second vertical and horizontal cursors overlap each other. To generate a rectangular cursor around one of the intersections of the vertical and horizontal test patterns. It can easily determine the coordinator's version of the cursor during adjustment, and there is an effect that can easily find the location of the cursor.

Description

멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로Cursor Generation Circuit for Multi-Sync Digital Convergence Compensator

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명에 의한 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로의 구성을 나타내는 블록도.3 is a block diagram showing the configuration of a cursor generating circuit of the multi-sync digital convergence correction device according to the present invention.

제4도는 제3도에 도시된 각 부분의 출력 파형에 관한 것으로서, (a)는 제1논리합 연산기의 출력 파형도, (b)는 수직점위 발생기의 출력 파형도, (c)는 제2논리합 연산기의 출력 파형도, (d)는 수평범위 발생기의 출력 파형도임4 is an output waveform of each part shown in FIG. 3, (a) is an output waveform diagram of the first logical sum calculator, (b) is an output waveform diagram of the vertical point generator, and (c) is a second logic sum. Output waveform diagram of the calculator, (d) is output waveform diagram of the horizontal range generator

제5도는 본 발명에 의한 사각형 커서의 화면 디스플레이 상태도.5 is a screen display state diagram of a rectangular cursor according to the present invention.

Claims (8)

수직 및 수평 검사패턴 사이의 특정 위치를 나타내는 수직 및 수평커서 위치정보를 저장하는 메모리부와, 수직 및 수평 귀선신호에 따라 상기 메모리부에 저장된 데이터의 억세스를 위한 어드레스를 발생하는 어드레스 발생부와, 상기 수직 검사패턴 중 하나를 기준으로 대칭된 제1,2수직커서를 각각 발생하는 수직커서 발생부와, 상기 수평 검사패턴 중 하나를 기준으로 대칭된 제1,2수평커서를 각각 발생하는 수평커서 발생부와, 상기 제1,2수직 및 수평커서가 상호 겹쳐질 때 형성되는 사각형 부분만 검출하여 사각형 커서를 발생하는 사각형 커서 발생부로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.A memory unit for storing vertical and horizontal cursor position information indicating a specific position between the vertical and horizontal test patterns, an address generator for generating an address for accessing data stored in the memory unit according to vertical and horizontal retrace signals; A vertical cursor generating unit that generates first and second vertical cursors symmetrically based on one of the vertical inspection patterns, and a horizontal cursor which generates first and second horizontal cursors symmetrically based on one of the horizontal inspection patterns And a generation unit and a quadrangle cursor generation unit generating a rectangle cursor by detecting only a quadrangle portion formed when the first and second vertical and horizontal cursors overlap each other. 제1항에 있어서, 상기 수직커서 발생부는 상기 수직 및 수평 귀선신호에 따라 현재 입력모드를 판단하여 상기 사각형 커서의 수직구간값을 출력하는 마이컴과, 상기 어드레스 발생부의 출력 어드레스가 상기 수직 및 수평커서 위치정보가 저장되어 있는 상기 메모리부의 어드레스가 되면 기록 가능신호를 발생하는 기록 가능신호 발생기와, 상기 수직커서 위치정보를 이용하여, 제1수직커서를 발생하는 제1수직커서 발생부와, 상기 제1수직커서로부터 상기 수직구간만큼 떨어진 제2수직커서를 발생하는 제2수직커서 발생부로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.The microcomputer of claim 1, wherein the vertical cursor generator determines a current input mode according to the vertical and horizontal retrace signals, and outputs a vertical interval value of the quadrangle cursor; A recordable signal generator for generating a recordable signal when the address of the memory unit in which the position information is stored is generated; a first vertical cursor generation unit for generating a first vertical cursor using the vertical cursor position information; And a second vertical cursor generator for generating a second vertical cursor separated from the one vertical cursor by the vertical section. 제2항에 있어서, 상기 제1수직커서 발생부는 상기 기록 가능신호가 입력되면 상기 메모리부로부터 억세스되는 상기 수직커서 위치정보를 저장하는 수직커서 위치용 플립플롭과, 상기 수직커서 위치용 플립플롭의 출력과 상기 어드레스 발생부의 출력 어드레스 중 수직 어드레스를 비교하여 그 값이 같으면 출력이 액티브되는 제1수직 어드레스 비교기로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.The flip-flop for vertical cursor position and the flip-flop for vertical cursor position according to claim 2, wherein the first vertical cursor generation unit stores the vertical cursor position information accessed from the memory unit when the recordable signal is input. And a first vertical address comparator configured to compare a vertical address among an output and an output address of the address generator and have an equal value, wherein the output is activated. 제3항에 있어서, 상기 제2수직커서 발생부는 상기 마이컴에서 출력되는 상기 사각형 커서의 수직구간값을 저장하는 래치와, 상기 수직커서 위치용 플립플롭의 출력에 상기 래치의 출력을 더하는 가산기와, 상기 가산기의 출력과 상기 어드레스 발생부의 출력 어드레스 중 수직 어드레스를 비교하여 그 값이 같으면 출력이 액티브되는 제2수직 어드레스 비교기로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.The apparatus of claim 3, wherein the second vertical cursor generating unit comprises: a latch for storing a vertical interval value of the rectangular cursor output from the microcomputer; an adder for adding the output of the latch to an output of the flip-flop for the vertical cursor position; And a second vertical address comparator configured to compare a vertical address among an output of the adder and an output address of the address generator, and to output the same if the value is the same. 제1항에 있어서, 상기 수평커서 발생부는 상기 메모리부에 저장되어 있는 수평커서 위치정보를 이용하여 제1수평커서를 발생하는 제1수평커서 발생부와, 상기 제1수평커서로부터 사전 설정된 구간만큼 떨어진 제2수평커서를 발생하는 제2수평커서 발생부로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.The display apparatus of claim 1, wherein the horizontal cursor generating unit comprises: a first horizontal cursor generating unit generating a first horizontal cursor using horizontal cursor position information stored in the memory unit, and a predetermined section from the first horizontal cursor; A cursor generating circuit of a multi-sync digital convergence correction device, characterized in that it comprises a second horizontal cursor generating unit for generating a second horizontal cursor apart. 제5항에 있어서, 상기 제1수평커서 발생부는 상기 어드레스 발생부의 출력 어드레스가 상기 수직 및 수평커서 위치정보가 저장되어 있는 상기 메모리부의 어드레스가 되면 기록 가능신호를 발생하는 기록 가능신호 발생기와, 상기 기록 가능신호가 입력되면 상기 메모리부로부터 억세스되는 상기 수평커서 위치정보를 저장하는 수평커서 위치용 플립플롭과, 상기 수평커서 위치용 플립플롭의 출력과 상기 어드레스 발생부의 출력 어드레스 중 수평 어드레스를 비교하여 그 값이 같으면 출력이 액티브되는 제1수평 어드레스 비교기로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.6. The apparatus as claimed in claim 5, wherein the first horizontal cursor generation unit generates a write enable signal when the output address of the address generation unit becomes the address of the memory unit in which the vertical and horizontal cursor position information is stored, and When a recordable signal is input, a horizontal cursor position flip-flop for storing the horizontal cursor position information accessed from the memory unit and a horizontal address among the output addresses of the horizontal cursor position flip-flop and the output address of the address generator are compared. The cursor generation circuit of the multi-sync digital convergence correction apparatus, characterized in that it comprises a first horizontal address comparator whose output is active if the values are the same. 제6항에 있어서, 상기 제2수평커서 발생부는 상기 수평커서 위치용 플립플롭의 출력에 사전 설정된 값을 더하는 디짓 가산기와, 상기 디짓 가산기의 출력과 상기 어드레스 발생부의 출력 어드레스 중 수평 어드레스를 비교하여 그 값이 같으면 출력이 액티브되는 제2수평 어드레스 비교기로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.7. The digital adder of claim 6, wherein the second horizontal cursor generator adds a preset value to the output of the horizontal cursor position flip-flop, and compares a horizontal address of the output of the digital adder and an output address of the address generator. And a second horizontal address comparator with an output active if the values are the same. 제1항에 있어서, 상기 사각형 커서 발생부는 상기 수직커서 발생부에서 각각 출력되는 제1,2수직커서를 논리합 연산하는 제1논리합 연산기와, 상기 수평커서 발생부에서 각각 출력되는 제1,2수평커서를 논리합 연산하는 제2논리합 연산기와, 상기 제1수직커서로부터 제2수직커서까지 연속적으로 수직커서를 발생하는 수직범위 발생기와, 상기 제1수평커서로부터 제2수평커서까지 연속적으로 수평커서를 발생하는 수평범위 발생기와, 상기 제1논리합 연산기와 수평범위 발생기의 출력을 논리곱 연산하는 제1논리곱 연산기와, 상기 제2논리합 연산기와 수직범위 발생기의 출력을 논리곱 연산하는 제2논리곱 연산기와, 상기 제1,2논리곱 연산기의 출력을 논리합 연산하는 제3논리합 연산기로 구성된 것을 특징으로 하는 멀티싱크 디지털 컨버전스 보정장치의 커서 발생회로.The horizontal logic generator of claim 1, wherein the quadrangle cursor generator comprises a first logical sum operator configured to perform an OR operation on the first and second vertical cursors respectively output from the vertical cursor generator, and the first and second horizontal outputs respectively output from the horizontal cursor generator. A second logical sum operator for ORing a cursor, a vertical range generator for generating a vertical cursor continuously from the first vertical cursor to a second vertical cursor, and a horizontal cursor continuously from the first horizontal cursor to a second horizontal cursor A second logical product for performing an AND operation on the generated horizontal range generator, an AND logical operator for performing an AND operation on the outputs of the first logical OR operator, and a second logical OR operator and an output of the vertical range generator. And a third logical sum calculator configured to perform an OR operation on the outputs of the first and second logical product calculators. Cursor generation circuit. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950048693A 1995-12-12 1995-12-12 The cursor generation circuit of multi-sink digital convergence compensation apparatus KR100187003B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048693A KR100187003B1 (en) 1995-12-12 1995-12-12 The cursor generation circuit of multi-sink digital convergence compensation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048693A KR100187003B1 (en) 1995-12-12 1995-12-12 The cursor generation circuit of multi-sink digital convergence compensation apparatus

Publications (2)

Publication Number Publication Date
KR970056819A true KR970056819A (en) 1997-07-31
KR100187003B1 KR100187003B1 (en) 1999-05-01

Family

ID=19439248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048693A KR100187003B1 (en) 1995-12-12 1995-12-12 The cursor generation circuit of multi-sink digital convergence compensation apparatus

Country Status (1)

Country Link
KR (1) KR100187003B1 (en)

Also Published As

Publication number Publication date
KR100187003B1 (en) 1999-05-01

Similar Documents

Publication Publication Date Title
KR940010731A (en) Signal generator
KR910014951A (en) Memory tester
KR840006851A (en) Automatic data processing circuit
GB2111692A (en) Apparatus for displaying logic signals
KR970056819A (en) Cursor Generation Circuit for Multi-Sync Digital Convergence Compensator
KR930022863A (en) Character display
KR950005016A (en) Playback error correction circuit of video playback system
KR100191316B1 (en) Apparatus for controlling block copy/move of television with on-screen graphic function
KR100238933B1 (en) Test pattern generator
KR920008582A (en) Cross cursor display device in graphic display terminal
KR930008590A (en) Test pattern generator
JPH0310294A (en) Image display device
JP4013445B2 (en) Time counter
KR960006881B1 (en) Video ram interface control circuit using designation of coordinate
KR0174512B1 (en) Refresh Timing Generation Circuit
JPH06324083A (en) Waveform storage and display device
JPS6350668B2 (en)
KR950007608B1 (en) On screen display handling apparatus use to ram
KR100247857B1 (en) Timing generation circuit for memory function test
KR950001591B1 (en) Window processor for vga
JPH06266325A (en) Test circuit
SU1644144A1 (en) Local microprocessor bus simulator
JPH04348387A (en) Cursor generation device
JPH06109812A (en) Timing generator
JPH0553922A (en) Memory card access device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee