KR970055566A - Phase Synchronization Loop for Improving Phase Synchronization Time - Google Patents

Phase Synchronization Loop for Improving Phase Synchronization Time Download PDF

Info

Publication number
KR970055566A
KR970055566A KR1019950064216A KR19950064216A KR970055566A KR 970055566 A KR970055566 A KR 970055566A KR 1019950064216 A KR1019950064216 A KR 1019950064216A KR 19950064216 A KR19950064216 A KR 19950064216A KR 970055566 A KR970055566 A KR 970055566A
Authority
KR
South Korea
Prior art keywords
control
analog
digital
phase
voltage
Prior art date
Application number
KR1019950064216A
Other languages
Korean (ko)
Other versions
KR100251631B1 (en
Inventor
박재선
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950064216A priority Critical patent/KR100251631B1/en
Priority to DE19653134A priority patent/DE19653134C2/en
Priority to JP8349362A priority patent/JPH09331253A/en
Priority to US08/825,934 priority patent/US5926515A/en
Publication of KR970055566A publication Critical patent/KR970055566A/en
Application granted granted Critical
Publication of KR100251631B1 publication Critical patent/KR100251631B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

무선통신시스템의 위상동기루프에 관한 것이다A phase locked loop of a wireless communication system

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

전압제어발진기의 부품편차 및 주위환경의 변화에 의한 편차로 길어지는 위상동리루프의 동기시간을 개선한다.It improves the synchronous time of phase-locked loops, which is prolonged due to component deviation of the voltage-controlled oscillator and variations due to changes in the surrounding environment.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명에 따른 위상동기루프는 무선통신시스템의 송신모드 또는 수신모드의 동작이 수행되기 바로 직전에 각 동가 모드에서 요구되는 주파수들에 대한 제어전압을 평가한 후 이 평가된 제어전압을 실제 동작모드에서 이용함으로써 전압제어발진기의 부품편차 및 주위환경의 변화에 의한 편차로 길어지는 동기시간을 개선한다.The phase locked loop according to the present invention evaluates the control voltages for the frequencies required in each equivalent mode immediately before the operation of the transmission mode or the reception mode of the wireless communication system is performed, and then uses the evaluated control voltages in the actual operation mode. This method improves the synchronous time, which is prolonged due to the component deviation of the voltage controlled oscillator and the deviation caused by the change of the surrounding environment.

4. 발명의 중요한 용도4. Important uses of the invention

주파수도약방식의 무선통신시스템.Frequency hopping wireless communication system.

Description

위상동기시간의 개선을 위한 위상동기루프Phase Synchronization Loop for Improving Phase Synchronization Time

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명의 제1실시예에 따른 위상동기루프의 구성도.2 is a block diagram of a phase locked loop according to a first embodiment of the present invention.

Claims (12)

무선통신시스템의 위상동기루프에 있어서 서로 다른 값을 가지는 일련의 제어전압을 디지탈적으로 저장하고 있는 저장수단과, 상기 저장수단에 저장되어 있는일련의 제어전압 중 어느 한 제어전압이 리드될 시 상기 리드되는 제어전압을 아날로그의 제어전압으로 변환하는 디지탈/아날로그변환수단과 인가되는 아날로그의 제어전압 또는 아날로그신호의 레벨에 의존하는 주파수를 발진하는 전압제어발진수단과 상기 전압제어발진수단의 출력을 상기 무선통신시스템의 동작모드에 따라 결정되는 가변분주비에 따라 분주하는 가변분주수단과 상기 가변분주수단으로부터 출력되는 신호의 위상과 외부로부터 인가되는 기준신호의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교수단과 상기 위상차신호를 저역통과필터링하는 저역통과필터링수단과 상기 저역통과필터링수단으로부터 출력되는 아날로그신호의 레벨을 기준레벨과 비교하고 그 비교결과를 디지탈신호로 출력하는 ㄹ벨검출수단과 상기 레벨검출수단으로부터 출력되는 디지탈신호를 이용하여 상기 저장수단에 저장되어 있는 일련의 제어전압중 어느 한 제어전압을 리드하여 상기 디지탈/아날로그변환수단으로 제공하고 그 리드동작을 상기 레벨검출수단으로부터 출력되는 디지탈신호가 미리 설정된 범위내의 값일대까지 수행하는 제어수단과 상기 무선통신시스템의 동작모드가 수행되기 직전에는 상기 제어수단의 제어에 의해 전기적으로 오프되어 상기 디지탈/아날로그변환수단으로부터 출력되는 아날로그의 제어전압이 상기 전압제어발진수단으로 제공되도록 하고 상기 무선통신시스템의 동작중에는 상기 제어수단의 제어에 의해 전기적으로 온되어 상기 저역통과필터링수단으로부터 출력되는 아날로그신호가 상기 전압제어발진수단으로 제공되도록하는 스위칭수단으로 구성함을 특징으로 하는 위상동기루프.In the phase synchronization loop of the wireless communication system, when one of the control voltages of the storage means digitally storing a series of control voltages having different values and the control voltage stored in the storage means is read, Digital / analog converting means for converting the control voltage to be converted into an analog control voltage and a voltage controlled oscillation means for oscillating a frequency depending on the level of the applied analog control voltage or an analog signal and the output of the voltage controlled oscillation means. Phase difference signal indicating the comparison result and comparing the phase of the signal output from the variable frequency distribution means with the variable frequency distribution means divided according to the variable frequency division ratio determined according to the operation mode of the wireless communication system and indicating the comparison result Low pass filtering the phase comparison means for outputting The low-pass filtering means and the level of the analog signal output from the low-pass filtering means is compared with a reference level and the level detection means for outputting the comparison result as a digital signal and the digital signal output from the level detection means A control voltage of a series of control voltages stored in a storage means is read and provided to the digital / analog converting means, and the read operation is performed until the digital signal outputted from the level detecting means reaches a value range within a preset range. Immediately before an operation mode of the control means and the wireless communication system is performed, the control voltage of the analog is electrically turned off by the control of the control means so that an analog control voltage output from the digital / analog conversion means is provided to the voltage controlled oscillation means. During operation of the wireless communication system Phase locked loop characterized in that it consists of a switching means which is turned on to electrically under the control of the group control means so that the analog signal output from the low pass filtering means provided to the voltage controlled oscillator means. 제1항에 있어서 상기 제어수단은 상기 위상동기루프가 파워온되거나 수신신호의 감지 또는 신호송신을 위한 키입력이 감지될 시 상기 스위칭수단을 전기적으로 오프시켜 상기 저장수단에 저장되어 있는 일련의 제어전압에 대한 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.The control means according to claim 1, wherein the control means electrically turns off the switching means when the phase locked loop is powered on or when a key input for detecting a signal or transmitting a signal is detected. A phase locked loop, characterized in that for performing a read operation with respect to a voltage. 제1항에 있어서 상기 제어수단은 상기 레벨검출수단으로부터 출력되는 디지탈신호의 레벨이 상기 설정범위의 값보다 작은 경우에는 상기 저장수단에 저장되어 있는 제어전압의 값을 증가시키면서 리드동작을 수행하고 상기 레벨검출수단으로부터 출력되는 디지탈신호의 레벨이 상기 설정범위의 값보다 큰 경우에는 상기 저장수단에 저장되어 있는 제어전압의 값을 감소시키면서 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.The method of claim 1, wherein the control means performs a read operation while increasing the value of the control voltage stored in the storage means when the level of the digital signal output from the level detecting means is smaller than the value of the setting range. And a read operation is performed while reducing the value of the control voltage stored in the storage means when the level of the digital signal output from the level detecting means is greater than the value of the setting range. 제1항 내지 제3항 중의 어느 한 항에 있어서 상기 제어수단은 상기 무선통신시스템의 동작모드중에 미리 설정된 시간동안 아무런 동작도 수행되지 않은 경우에도 상기 레벨검출수단으로부터 출력되는 디지탈신호를 이용하여 상기 저장수단에 저장되어 있는 일련의 제어전압중 어느 한 제어전압을 리드하여 상기 디지탈/아날로그변환수단으로 제공하고 그 리드동작을 상기 레벨검출수단으로부터 출력되는 디지탈신호가 미리 설정된 범위내의 값일 때까지 수행되는 것을 특징으로 하는 위상동기루프.4. The control means according to any one of claims 1 to 3, wherein the control means uses the digital signal output from the level detection means even when no operation is performed for a preset time in the operation mode of the wireless communication system. A control voltage of a series of control voltages stored in the storage means is read and provided to the digital / analog converting means, and the read operation is performed until the digital signal output from the level detecting means is a value within a preset range. Phase locked loop, characterized in that. 무선통신시스템의 위상동기루프에 있어서 서로 다른 값을 가지는 일련의 제어전압을 디지탈적으로 저장하고 있는 저장수단과, 상기 저장수단에 저장되어 있는일련의 제어전압 중 어느 한 제어전압이 리드될 시 상기 리드되는 제어전압을 아날로그의 제어전압으로 변환하는 디지탈/아날로그변환수단과 인가되는 아날로그의 제어전압 또는 아날로그신호의 레벨에 의존하는 주파수를 발진하는 전압제어발진수단과 상기 전압제어발진수단의 출력을 상기 무선통신시스템의 동작모드에 따라 결정되는 가변분주비에 따라 분주하는 가변분주수단과 상기 가변분주수단으로부터 출력되는 신호의 위상과 외부로부터 인가되는 기준신호의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교수단과 상기 위상차신호를 저역통과필터링하는 저역통과필터링수단과 상기 저역통과필터링수단으로부터 출력되는 아날로그신호를 디지탈신호로 변환하는 아날로그/디지탈변환수단과 상기 아날로그/디지탈변환수단으로부터 출력되는 디지탈신호를 이용하여 상기 저장수단에 저장되어 있는 일련의 제어전압중 어느 한 제어전압을 리드하여 상기 디지탈/아날로그변환수단으로 제공하고 그 리드동작을 상기 아날로그/디지탈변환수단으로부터 출력되는 디지탈신호가 미리 설정된 범위내의 값일 때까지 수행하는 제어수단과 상기 무선통신시스템의 동작모드가 수행되기 직전에는 상기 제어수단의 제어에 의해 전기적으로 오프되어 상기 디지탈/아날로그변환수단으로부터 출력되는 아날로그의 제어전압이 상기 전압제어발진수단으로 제공되도록 하고 상기 무선통신시스템의 동작중에는 상기 제어수단의 제어에 의해 전기적으로 온되어 상기 저역통과필터링수단으로부터 출력되는 아날로그신호가 상기 전압제어발진수단으로 제공되도록하는 스위칭수단으로 구성함을 특징으로 하는 위상동기루프.In the phase synchronization loop of the wireless communication system, when one of the control voltages of the storage means digitally storing a series of control voltages having different values and the control voltage stored in the storage means is read, Digital / analog converting means for converting the control voltage to be converted into an analog control voltage and a voltage controlled oscillation means for oscillating a frequency depending on the level of the applied analog control voltage or an analog signal and the output of the voltage controlled oscillation means. Phase difference signal indicating the comparison result and comparing the phase of the signal output from the variable frequency distribution means with the variable frequency distribution means divided according to the variable frequency division ratio determined according to the operation mode of the wireless communication system and indicating the comparison result Low pass filtering the phase comparison means for outputting Is a series stored in the storage means by using a low pass filtering means and analog / digital conversion means for converting the analog signal output from the low pass filtering means into a digital signal and a digital signal output from the analog / digital conversion means. Control means for reading any one of the control voltages of the control voltage and providing it to the digital / analog converting means and performing the read operation until the digital signal output from the analog / digital converting means is within a preset range. Immediately before the operation mode of the communication system is performed, the control voltage of the analog is electrically turned off by the control of the control means so that an analog control voltage output from the digital / analog converting means is provided to the voltage controlled oscillation means. During the above Is electrically turned on by the control means of a phase locked loop, it characterized in that the analog signal output from the low-pass filtering means consists of a switching means to be provided to the voltage-controlled oscillation means. 제5항에 있어서 상기 제어수단은 상기 위상동기루프가 파워온되거나 수신신호의 감지 또는 신호송신을 키입력이 감지될 시 상기 스위칭수단을 전기적으로 오프시켜 상기 저장수단에 저장되어 있는 일련의 제어전압에 대한 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.6. The control means according to claim 5, wherein the control means electrically turns off the switching means when the phase locked loop is powered on or when a key input is sensed to detect or transmit a received signal. Phase synchronization loop, characterized in that for performing a read operation for. 제5항에 있어서 상기 제어수단은 상기 아날로그/디지탈변환수단으로부터 출력되는 디지탈신호의 레벨이 상기 설정범위의 값보다 작은 경우에는 상기 저장수단에 저장되어 있는 제어전압의 값을 증가시키면서 리드동작을 수행하고 상기 아날로그/디지탈변환수단으로부터 출력되는 디지탈신호의 레벨이 상기 설정범위의 값보다 큰 경우에는 상기 저장수단에 저장되어 있는 제어전압의 값을 감소시키면서 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.The method of claim 5, wherein the control means performs a read operation while increasing the value of the control voltage stored in the storage means when the level of the digital signal output from the analog / digital conversion means is smaller than the value of the setting range. And if the level of the digital signal output from the analog / digital conversion means is greater than the value of the set range, the read operation is performed while reducing the value of the control voltage stored in the storage means. . 제5항 내지 제7항 중의 어느 한 항에 있어서 상기 제어수단은 상기 무선통신시스템의 동작모드중에 미리 설정된 시간동안 아무런 동작도 수행되지 않은 경우에도 상기 아날로그/디지탈변환수단으로부터 출력되는 디지탈신호를 이용하여 상기 저장 수단에 저장되어 있는 일련의 제어전압중 어느 한 제어전압을 리드하여 상기디지탈/아날로그변환수단으로 제공하고 그 리드동작을 상기 아날로그/디지탈변환수단으로부터 출력되는 디지탈신호가 미리 설정된 범위내의 값일 때까지 수행되는 것을 특징으로 하는 위상동기루프.8. The control means according to any one of claims 5 to 7, wherein the control means uses a digital signal output from the analog / digital conversion means even when no operation is performed for a preset time in an operation mode of the wireless communication system. To read any one of a series of control voltages stored in the storage means and provide the control voltage to the digital / analog converting means, and the digital signal outputted from the analog / digital converting means is a value within a preset range. Phase synchronous loop, characterized in that performed until. 무선통신시스템의 위상동기루프에 있어서 서로 다른 값을 가지는 일련의 제어전압을 디지탈적으로 저장하고 있는 저장수단과, 상기 저장수단에 저장되어 있는일련의 제어전압 중 어느 한 제어전압이 리드될 시 상기 리드되는 제어전압을 아날로그의 제어전압으로 변환하는 디지탈/아날로그변환수단과 인가되는 아날로그의 제어전압 또는 아날로그신호의 레벨에 의존하는 주파수를 발진하는 전압제어발진수단과 상기 전압제어발진수단의 출력을 상기 무선통신시스템의 동작모드에 따라 결정되는 가변분주비에 따라 분주하는 가변분주수단과 상기 가변분주수단으로부터 출력되는 신호의 위상과 외부로부터 인가되는 기준신호의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교수단과 상기 위상차신호를 저역통과필터링하는 저역통과 필터링수단과 상기 위상차신호를 이용하여 상기 가변분주수단으로부터 출력되는 신호와 상기 기준신호간의 위상에러값을 검출하여 출력하는 위상에러비교수단과 상기 위상에러비교수단으로부터 출력되는 위상에러값을 이용하여 상기 저장수단에 저장되어 있는 일련의 제어전압중 어느 한 제어전압을 리드하여 상기 디지탈/아날로그변환수단으로 제공하고 그 리드동작을 상기 위상에러비교수단으로부터 출력되는 디지탈신호가 미리 설정된 범위내의 값일 때까지 수행하는 제어수단과 상기 무선통신시스템의 동작모드가 수행되기 직전에는 상기 제어수단의 제어에 의해 전기적으로 오프되어 상기 디지탈/아날로그 변환수단으로 부터 출력되는 아날로그의 제어전압이 상기 전압제어발진수단으로 제공되도록 하고, 상기 무선통신 시스템의 동작중에는 상기 제어수단의 제어에의해 전기적으로 온되어 상기 저역통과필터링수단으로부터 출력되는 아날로그신호가 상기 전압제어발진수단으로 제공되도록하는 스위칭수단으로 구성함을 특징으로 하는 위상동기루프.In the phase synchronization loop of the wireless communication system, when one of the control voltages of the storage means digitally storing a series of control voltages having different values and the control voltage stored in the storage means is read, Digital / analog converting means for converting the control voltage to be converted into an analog control voltage and a voltage controlled oscillation means for oscillating a frequency depending on the level of the applied analog control voltage or an analog signal and the output of the voltage controlled oscillation means. Phase difference signal indicating the comparison result and comparing the phase of the signal output from the variable frequency distribution means with the variable frequency distribution means divided according to the variable frequency division ratio determined according to the operation mode of the wireless communication system and indicating the comparison result Low pass filtering the phase comparison means for outputting Is a phase error comparison means for detecting and outputting a phase error value between the signal output from the variable distributing means and the reference signal using a low pass filtering means and the phase difference signal, and a phase error value output from the phase error comparison means. A control voltage of a series of control voltages stored in the storage means to provide the digital / analog converting means, and the read operation is a value within a preset range of the digital signal outputted from the phase error comparing means. Just before the control means to be executed and the operation mode of the wireless communication system is performed, the analog control voltages which are electrically turned off by the control of the control means and output from the digital / analog converting means are the voltage controlled oscillation means. The wireless communication system During the operation of the phase locked loop characterized in that it consists of a means for switching the analog signal is turned on to electrically under the control of the control means and output from the low-pass filtering it means to be provided to the voltage-controlled oscillation means. 제9항에 있어서 상기 제어수단은 상기 위상동기루프가 파워온되거나 수신신호의 감지 또는 신호송신을 위한 키입력이 감지될 시 상기 스위칭수단을 전기적으로 오프시켜 상기 저장수단에 저장되어 있는 일련의 제어전압에 대한 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.The control means according to claim 9, wherein the control means electrically turns off the switching means when the phase locked loop is powered on or when a key input for sensing or transmitting a signal is detected. A phase locked loop, characterized in that for performing a read operation with respect to a voltage. 제9항에 있어서 상기 제어수단은 상기 위상에러비교수단으로부터 출력되는 위상에러값이 상기 설정범위의 값보다 작은 경우에는 상기 저장수단에 저장되어 있는 제어전압의 값을 증가시키면서 리드동작을 수행하고 상기 위상에러비교수단으로부터 출력되는 디지탈신호의 레벨이 상기 설정범위의 값보다 큰 경우에는 상기 저장수단에 저장되어 있는 제어전압의 값을 감소시키면서 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.10. The method of claim 9, wherein the control means performs a read operation while increasing the value of the control voltage stored in the storage means when the phase error value output from the phase error comparing means is smaller than the value of the setting range. And a read operation is performed while reducing the value of the control voltage stored in the storage means when the level of the digital signal output from the phase error comparing means is greater than the value of the set range. 제9항 내지 제10항 중의 어느 한 항에 있어서 상기 제어수단은 상기 무선통신시스템의 동작모드중에 미리 설정된 시간동안 아무런 동작도 수행되지 않은 경우에도 상기 위상에러비교수단으로부터 출력되는 위상에러값을 이용하여 상기 저장수단에 저장되어 있는 일련의 제어전압중 어느 한 제어전압을 리드하여 상기 디지탈/아날로그변환수단으로 제공하고 그 리드동작을 상기 아날로그/디지탈변환수단으로부터 출력되는 위상에러값이 미리 설정된 범위내의 값일 때까지 수행되는 것을 특징으로 하는 위상동기루프.The control means according to any one of claims 9 to 10, wherein the control means uses a phase error value output from the phase error comparison means even when no operation is performed for a preset time in the operation mode of the wireless communication system. By reading any one of a series of control voltages stored in the storage means and providing the control voltage to the digital / analog converting means and supplying the read operation to the phase error value output from the analog / digital converting means within a preset range. Phase locked loop, characterized in that performed until the value. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950064216A 1995-12-26 1995-12-29 Phase locked loop circuit and its method for improving phase synchronizing time KR100251631B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950064216A KR100251631B1 (en) 1995-12-29 1995-12-29 Phase locked loop circuit and its method for improving phase synchronizing time
DE19653134A DE19653134C2 (en) 1995-12-29 1996-12-19 Phase locked loop
JP8349362A JPH09331253A (en) 1995-12-29 1996-12-27 Phase-locked loop for improving phase-synchronizing time
US08/825,934 US5926515A (en) 1995-12-26 1997-04-01 Phase locked loop for improving a phase locking time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950064216A KR100251631B1 (en) 1995-12-29 1995-12-29 Phase locked loop circuit and its method for improving phase synchronizing time

Publications (2)

Publication Number Publication Date
KR970055566A true KR970055566A (en) 1997-07-31
KR100251631B1 KR100251631B1 (en) 2000-04-15

Family

ID=19446851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950064216A KR100251631B1 (en) 1995-12-26 1995-12-29 Phase locked loop circuit and its method for improving phase synchronizing time

Country Status (3)

Country Link
JP (1) JPH09331253A (en)
KR (1) KR100251631B1 (en)
DE (1) DE19653134C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362879B1 (en) * 2001-02-15 2002-11-29 엘지이노텍 주식회사 A phase locked-loop control circuit for fast phase struck

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19906561B4 (en) * 1999-02-17 2005-08-25 Dosch & Amand Gmbh & Co. Kg Phase control circuit for wireless communication equipment, has voltage controlled oscillator, phase comparator creating first control signal, control unit creating second control signal, and control signal selector switching
WO2005062471A1 (en) * 2003-12-19 2005-07-07 Philips Intellectual Property & Standards Gmbh Method and arrangement for interference compensation in a voltage-controlled frequency generator
KR100803360B1 (en) 2006-09-14 2008-02-14 주식회사 하이닉스반도체 Pll circuit and method for controlling the same
KR101483857B1 (en) 2013-05-15 2015-01-16 삼성전기주식회사 Frequency tuning circuit and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2483704A1 (en) * 1980-06-03 1981-12-04 Thomson Csf FREQUENCY PRESPOSITION DEVICE FOR INDIRECT SYNTHESIZER OF FREQUENCY AND SYNTHESIZER COMPRISING SUCH A DEVICE
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities
JPH0496515A (en) * 1990-08-13 1992-03-27 Fujitsu Ltd Phase locked loop circuit and semiconductor integrated circuit
JPH05304467A (en) * 1992-04-24 1993-11-16 Ricoh Co Ltd Oscillation circuit
JP2765443B2 (en) * 1993-08-05 1998-06-18 日本電気株式会社 Phase locked loop circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362879B1 (en) * 2001-02-15 2002-11-29 엘지이노텍 주식회사 A phase locked-loop control circuit for fast phase struck

Also Published As

Publication number Publication date
KR100251631B1 (en) 2000-04-15
DE19653134A1 (en) 1997-11-06
DE19653134C2 (en) 1999-02-18
JPH09331253A (en) 1997-12-22

Similar Documents

Publication Publication Date Title
US5872520A (en) Identification and/or sensor system
KR970009902B1 (en) Radio selective calling receiver having synthesizers
KR100402502B1 (en) Receiver capable of selecting optimal voltage controlled oscillator
KR101035827B1 (en) Voltage-controlled oscillator presetting circuit
KR930702817A (en) Phase Locked Loop Frequency Synthesizer and Modulation Method thereof
CN100530938C (en) Wide-band modulation PLL, timing error correction system, method and adjusting method
DE60131016D1 (en) RADIO TRANSMITTER / RECEIVER WITH PHASE RULE CIRCUIT
USRE32314E (en) Frequency control circuits such as for use in modulation measurement
JP2005167536A5 (en)
EP1657812A1 (en) Wide band modulation pll and modulation factor adjustment method thereof
US5369790A (en) Radio receiver
KR970055566A (en) Phase Synchronization Loop for Improving Phase Synchronization Time
SE519266C2 (en) Oscillation circuit with automatic frequency control
JPH05206843A (en) Phase comparator provided with wide dynamic range
US5900751A (en) Automatic frequency control circuit with simplified circuit constitution
JPH10145229A (en) Pll synthesizer
KR100206462B1 (en) Phase locked loop for frequency hopping communication
JP2002217714A (en) Reference frequency generator
JP2779270B2 (en) Wireless receiver
RU2081510C1 (en) Frequency synthesizer
JP3677980B2 (en) Receiver
KR20000046484A (en) Device and method for phase locked loop which synchronizing at high speed
JPH0635549Y2 (en) Phase synchronization receiver
KR930005642B1 (en) Frequency shift keying modulation circuit
KR930017333A (en) FM demodulation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee