KR970049061A - Side exposure apparatus and planarization process using the same - Google Patents

Side exposure apparatus and planarization process using the same Download PDF

Info

Publication number
KR970049061A
KR970049061A KR1019950064328A KR19950064328A KR970049061A KR 970049061 A KR970049061 A KR 970049061A KR 1019950064328 A KR1019950064328 A KR 1019950064328A KR 19950064328 A KR19950064328 A KR 19950064328A KR 970049061 A KR970049061 A KR 970049061A
Authority
KR
South Korea
Prior art keywords
exposure apparatus
semiconductor substrate
side exposure
planarization process
photosensitive layer
Prior art date
Application number
KR1019950064328A
Other languages
Korean (ko)
Inventor
노재우
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950064328A priority Critical patent/KR970049061A/en
Publication of KR970049061A publication Critical patent/KR970049061A/en

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 토폴러지가 불량한 반도체 기판을 평탄화시키기 위하여 감광층을 수평 방향으로 노광시킬 수 있는 측면 노광 장치 및 이를 사용한 평탄화 공정에 관한 것으로 상기 측면 노광 장치는 소정 크기의 수납 공간을 구비한 하우징과, 상기 하우징의 수납 공간에 수납되는 열팽창 물질과, 상기 열팽창 물질의 팽창 및 수축 작용에 의하여 상하 이동이 가능하고 실리콘 기판이 지지되는 지지대와, 상기 지짖대상에 장착되어 있는 반도체 기판에 수평 방향으로 빛을 조사하기 위한 광원으로 이루어져 있고 상기 감광층을 수평 방향으로 노광시킨 후 식각시킴으로서 상기 반도체 기판을 평탄화시켜서 토폴러지를 향상시킨다.A side exposure apparatus capable of exposing a photosensitive layer in a horizontal direction to planarize a semiconductor substrate having a poor topology of the present invention, and a planarization process using the same. The side exposure apparatus includes: a housing having a storage space having a predetermined size; Light is horizontally applied to the thermal expansion material accommodated in the housing space, the support on which the silicon substrate is supported by the expansion and contraction action of the thermal expansion material, and the semiconductor substrate mounted on the support object. It consists of a light source for irradiation and exposes the photosensitive layer in the horizontal direction and then etched to planarize the semiconductor substrate to improve the topology.

Description

측면 노광 장치 및 이를 사용한 평탄화 공정Side exposure apparatus and planarization process using the same

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제2도는 본 발명에 따른 측면 노광 장치의 작동 상태를 도시한 구성도.2 is a configuration diagram showing an operating state of the side exposure apparatus according to the present invention.

Claims (10)

소정 크기의 수납 공간을 구비한 하우징(21)과, 상기 하우징(21)의 수납 공간에 수납되는 열팽창 물질(22)과, 상기 열팽창 물질(22)의 팽창 및 수축 작용에 의하여 상하 이동이 가능하고 실리콘 기판(A)이 지지되는 지지대(23)와, 상기 지지대상에 장착되어 있는 반도체 기판(A)에 수평 방향으로 빛을 조사하기 위한 광원(24)으로 이루어져 있는 것을 특징으로 하는 측면 노광 장치.The housing 21 having a storage space of a predetermined size, the thermally expandable material 22 accommodated in the storage space of the housing 21, and the expansion and contraction action of the thermally expandable material 22 are possible to move up and down. And a support (23) on which the silicon substrate (A) is supported, and a light source (24) for irradiating light in the horizontal direction to the semiconductor substrate (A) mounted on the support object. 제1항에 있어서, 상기 하우징(21)의 하부면상에는 상기 열팽창 물질(22)을 팽창시키기 위한 가열 수단(26)을 부가적으로 구비하고 있는 것을 특징으로 하는 측면 노광 장치.The side exposure apparatus according to claim 1, further comprising heating means (26) for expanding the thermally expandable material (22) on the lower surface of the housing (21). 제2항에 있어서, 상기 가열 수단(26)의 가열 작용을 제어하기 위한 제어 장치(25)를 부가적으로 포함하고 있는 것을 특징으로 하는 측면 노광 장치.The side exposure apparatus according to claim 2, further comprising a control device (25) for controlling the heating action of said heating means (26). 제2항에 있어서, 상기 열팽창 물질은 석영으로 이루어져 있는 것을 특징으로 하는 측면 노광 장치.The side exposure apparatus of claim 2, wherein the thermal expansion material is made of quartz. 제4항에 있어서, 상기 열팽창 물질의 팽창 작용에 연동하여서 상기 지지대(23)는 100Å/1℃정도 상방향으로 이동하는 것을 특징으로 하는 측면 노광 장치.5. The side exposure apparatus according to claim 4, wherein the support (23) moves upwards by about 100 ° C / 1 ° C in association with the expansion action of the thermally expandable material. 소정 형상의 토풀러지를 갖는 반도체 기판을 평탄화시키기 위한 공정에 있어서, 상기 반도체 기판상에 감광층을 형성시키는 단계와, 상기 반도체 기판을 측면 노광 장치에 장착시키는 단계와, 상기 반도체 기판상의 감광층을 노광시키는 단계와, 상기 감광층을 식각시키는 단계로 이루어진 것을 특징으로 하는 평탄화 공정.A process for planarizing a semiconductor substrate having a predetermined shape of topologies, the method comprising: forming a photosensitive layer on the semiconductor substrate, mounting the semiconductor substrate to a side exposure apparatus, and forming a photosensitive layer on the semiconductor substrate Exposing and etching the photosensitive layer. 제6항에 있어서, 상기 측면 노광 장치는 열팽창 물질과 측방향으로 빛을 조사하기 위한 광원을 포함하고 있는 것을 특징으로 하는 평탄화 공정.7. The planarization process as claimed in claim 6, wherein the side exposure apparatus includes a thermal expansion material and a light source for irradiating light laterally. 제7항에 있어서, 상기 광원의 발광 작용에 의하여 상기 감광층은 측방향으로 노광되는 것을 특징으로 하는 평탄화 공정.8. The planarization process as claimed in claim 7, wherein the photosensitive layer is exposed laterally by the light emission action of the light source. 제7항에 있어서, 상기 열팽창 물질의 팽창 및 수축 작용에 의하여 상기 반도체 기판은 수직 상하 방향으로 이동하는 것을 특징으로 하는 평탄화 공정.8. The planarization process as claimed in claim 7, wherein the semiconductor substrate moves vertically and vertically by the expansion and contraction action of the thermal expansion material. 제9항에 있어서, 상기 열팽창 물질은 석영으로 이루어져 있는 것을 특징으로 하는 평탄화 공정.10. The planarization process as claimed in claim 9, wherein the thermal expansion material is made of quartz. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950064328A 1995-12-29 1995-12-29 Side exposure apparatus and planarization process using the same KR970049061A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950064328A KR970049061A (en) 1995-12-29 1995-12-29 Side exposure apparatus and planarization process using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950064328A KR970049061A (en) 1995-12-29 1995-12-29 Side exposure apparatus and planarization process using the same

Publications (1)

Publication Number Publication Date
KR970049061A true KR970049061A (en) 1997-07-29

Family

ID=66622353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950064328A KR970049061A (en) 1995-12-29 1995-12-29 Side exposure apparatus and planarization process using the same

Country Status (1)

Country Link
KR (1) KR970049061A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017969A (en) * 2019-05-29 2020-12-01 股份有限会社太特思 Method for forming wiring on side surface of substrate
KR20200137113A (en) * 2019-05-29 2020-12-09 주식회사 테토스 An exposure apparatus for forming a substrate circuit pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017969A (en) * 2019-05-29 2020-12-01 股份有限会社太特思 Method for forming wiring on side surface of substrate
KR20200137113A (en) * 2019-05-29 2020-12-09 주식회사 테토스 An exposure apparatus for forming a substrate circuit pattern

Similar Documents

Publication Publication Date Title
US20090246706A1 (en) Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
Palmateer et al. Optimization of a 193-nm silylation process for sub-0.25-um lithography
US5888846A (en) Method for microfabricating diamond
KR970049061A (en) Side exposure apparatus and planarization process using the same
KR100515369B1 (en) Apparatus for forming fine patterns of semiconductor wafer by electric field and the method of the same
KR20060083507A (en) Method for forming pattern in semiconductor substrate and apparatus thereof
KR970003620A (en) Insulating film planarization method of semiconductor device
Chuang Laser-induced chemical etching of solids: promises and challenges
EP0825492A1 (en) Method of treating a resist pattern on a semiconductor wafer
CN1175788A (en) Method of forming resist pattern on semiconductor wafer
RU2098885C1 (en) Method for generation of chip structure
JPH10321625A (en) Manufacture of semiconductor device
WO2015035088A1 (en) Methods and apparatus for forming a resist array using chemical mechanical planarization
JP3125004B2 (en) Substrate surface processing method
JPH1083947A (en) Method and device for forming resist pattern
JP4202962B2 (en) Substrate processing method and semiconductor device manufacturing method
JPH10270316A (en) Electron beam exposure system, resist applying and developing device and method for forming resist pattern
Brewer et al. Large area laser-assisted etching of electronic materials
KR970003856A (en) Method of forming contact hole in manufacturing semiconductor device
KR100301058B1 (en) UV bake equipment applicable of photoresist flow
CN109491206A (en) The method for forming element
RU2024645C1 (en) Method for producing conducting microstructures
KR970051959A (en) Process Chamber for Semiconductor Device Manufacturing
GB2234631A (en) Selective etching of insulating materials

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination