KR970032145A - 가변장 복호기 제어회로 - Google Patents
가변장 복호기 제어회로 Download PDFInfo
- Publication number
- KR970032145A KR970032145A KR1019950042206A KR19950042206A KR970032145A KR 970032145 A KR970032145 A KR 970032145A KR 1019950042206 A KR1019950042206 A KR 1019950042206A KR 19950042206 A KR19950042206 A KR 19950042206A KR 970032145 A KR970032145 A KR 970032145A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- rom
- variable length
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 서로 다른 전송규격의 비트스트림을 호환성있게 가변장 복호화하도록 제어하는 가변장 복호기 제어회로에 관한 것이다. 본 발명의 제어회로는 외부로부터 입력되는 리세트신호 내지 홀드신호에 따라 가변장 복호기의 복호동작을 초기화시키거나 일시 중지시키며, 가변장 복호기로부터 출력되는 가변장 복호화를 위한 일정길이의 비트데이타와 가변장 복호화에 사용된 코드길이를 입력받고 테이블로 정의한 제어명령들에 따라 가변장 복호기의 시프팅동작을 제어하도록 구성된다. 여기서, 제어명령들을 전송규격과 데이터상태를 고려하여 일정비트로 정의한다, 따라서, 종래보다 가변장 복호기 제어를 위한 제어코드를 구비한 롬의 규모를 줄일 수 있고, 서로 다른 전송규격에 대한 호환성 있는 제어가 가능하도록 하는 효과를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 가변장 복호회로를 개략적으로 나타낸 구성도.
제2도는 제1도의 가변장 복호기 제어회로를 나타낸 구성도.
Claims (6)
- 가변장 부호화에 의한 비트데이타를 저장하며, 제어신호에 따라 이전에 출력된 N-비트데이타의 최초 비트로부터 제어신호의 값만큼 자리이동 하며, 자리이동에 의한 새로운 최초 비트로부터의 N-비트데이타를 출력하는 데이터시프터부와, 가변장복호화테이블을 구비한 룸으로 된 가변장 복호기에 제어신호를 출력하는 가변장 복호기 제어회로에 있어서, 전송규격과 데이터상태를 고려한 상기 데이타시프터부의 시프트값 결정을 위한 제어코드를 일정비트의 명령들로 정의하여 저장하고, 어드레스결정부에 의해 결정된 어드레스가 지시하는 위치에 저장되어 있는 명령을 출력하는 롬; 상기 롬의 어드레스를 결정하기 위한 어드레스 결정부; 상기 롬으로부터 출력되는 일정비트의 명령과 상기 데이터시프터부로부터 현재 입력된 N-비트데이타 및 이전 상태저장부로부터 출력되는 이전입력된 N-비트데이타 내지 가변장복호화테이블에서 사용된 코드길이를 입력받아 전송규격 및 데이터상태를 판단하는 데이터상태판단부; 상기 데이터시프터부로부터 현재 입력된 N-비트데이타와 가변장복호화테이블에서 사용된 코드길이를 입력받고, 상기 롬으로부터 출력되는 일정 비트의 명령에 따라 저장하여 필요에 따라 이전 상태로 출력하는 이전상태저장부; 및 상기 롬으로부터 출력되는 일정비트의 명령에 포함되어 있는 임의로 설정한 시프트값과 상기 이전상태저장부의 저장내용 및 입력되는 코드길이 중 하나를 상기 데이터시프터부의 시프터값으로 출력하는 데이터출력수단을 포함하는 가변장 복호기 제어회로.
- 제 1항에 있어서, 상기 롬에 저장된 일정비트의 명렁은 롬이 어드레스를"1"증가시킬 것인지 점프시킬 것인지를 지정하는 A그룹, 점프어드레스를 지정하는 B그룹, 시프트여부 및 시프트값을 지정하는 C그룹, 및 상기 데이터 상태판단부의 데이터상태판단 및 이전상태 저장을 지정하는 D그룹으로 구성되는 것을 특징으로 하는 가변장 복호기 제어회로.
- 제 2 항에 있어서, 상기 어드레스결정부는 상기 룸의 현재 어드레스를 "1"증가시켜 출력하는 가산기; 상기 가산기로부터 출력되는 어드레스와 상기 롬으로부터 출력되는 B그룹 명령에 의한 점프어드레스를 입력받고, 상기 롬으로부터 출력되는 A그룹 명령과 상기 데이터상태판단부의 데이터상태판단결과를 조건으로하여 조건에 맞는 어드레스를 선택하여 출력하는 제1 디코더; 및 상기 디코더로부터 출력되는 어드레스를 1클럭만큼 래칭시켜 상기 롬과 가산기로 출력하는 래치로 이루어진 것을 특징으로 하는 가변장 복호기 제어회로.
- 제 3 항에 있어서, 상기 데이터상태판단부는 상기 데이터스프터부터 현재 입력된 N-비트데이타와 기정의된 시작코드를 비교하여 N-비트데이타에 시작코드가 포함되어있는 지를 판단하는 제 1비교기; 현재 입력된 N-비트데이타중 최상위의 소정비트들과 상기 롬으로부터 출력되는 D그룹 명령에 지정된 비교값들을 비교하는 제 2비교기와 제 3 비교기; 현재 입력된 N-비트데이타중 최상위 1비트를 통해 전송규격을 판단하는 제 4비교기; 현재 입력된 N-비트데이타와 기정의된 ESC코드를 비교하여 N-비트데이타에 ESC코드가 포함되어 있는 지를 판단하는 제 5비교기; 현재 입력된 N-비트데이타와 기정의된 EOB코드를 비교하여 N-비트데이타에 EOB코드가 포함되어 있는지를 판단하는 제 6 비교기; 상기 이전 상태저장부로부터 출력되는 레지스터 저장내용과 상기롬으로부터 출력되는 D그룹 명령에 정의된 비교값을 비교하는 제 7비교기; 상기 제 7비교기의 비교결과를 입력받아 상기 롬으로부터 출력 되는 D그룹 명령에 따라 출력하는 제 2 멀티플렉서; 및 상기 제 1비교기부터 제 6비교기의 비교결과와 상기 제 2 멀티플렉서를 통해 출력되는 제 7비교기의 비교결과중 하나를 상기 롬으로부터 출력되는 D그룹 명령에 따라 선택하여 상기 제 1디코더의 동작조건으로 출력하는 제 1멀티플렉서로 이루어진 것을 특징으로 하는 가변장 복호기 제어회로.
- 제 4항에 있어서, 상기 이전상태저장부는 상기 데이터스프터부로부터 현대 입력된 N-비트데이타와 가변장복호화테이블에서 사용된 코드길이를 입력받고, 그중 하나를 상기 롬의 D그룹명령에 따라 선택하여 출력하는 제 3 멀티플렉서; 상기 롬의 D그룹 명령에 의해 지정된 레지스터 아이디(ID)를 갖는 레지스터만 인에이블되어 상기 제 3멀티플렉서에서 선택한 N-비트데이타 내지 코드길이를 저장하는 다수의 레지스터; 및 상기 롬의 C그룹 명령에 의해 지정된 레지스터의 저장내용을 상기 제7비교기와 데이터출력수단으로 출력하는 제 2디코더로 이루어진 것을 특징으로 하는 가변장 복호기 제어회로.
- 제 5항에 있어서, 상기 데이터출력수단은 상기롬의 C그룹 명령에 의해 지정된 시프트할 값과 상기 제 2디코더를 통해 출력되는 레지스터저장내용을 입력받고, 상기 롬의 C그룹 명령에 의해 지정된 시프트값선택조건에 따라 선택하여 출력하는 제 4 멀티플렉서; 상기 제 1 멀티플레서의 출력과 상기 롬의 C그룹 명령을 조건으로하여 시프트여부를 결정하고, 시프트결정시 조건을 만족할 때 상기 제 4멀티플렉서의 선택내용을 입력받아 출력하는 조건판단부; 데이터출력부에서 출력되는 상기 데이터시프터부의 시프트할 값을 해당 신호규격의 데이터포맷에 맞도록 바이트단위로 정렬하는 바이트정렬기; 및 상기 가변장복호화테이블에서 사용된 코드길이와 상기 조건판단부의 출력 및 상기 바이트정렬기의 출력중 하나를 상기 롬의 C 그룹 명령에 따라 선택하여 시프트할 값을 출력하는 데이터출력부로 이루어진 것을 특징으로 하는 가변장 복호기 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042206A KR0178744B1 (ko) | 1995-11-20 | 1995-11-20 | 가변장 복호기 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042206A KR0178744B1 (ko) | 1995-11-20 | 1995-11-20 | 가변장 복호기 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970032145A true KR970032145A (ko) | 1997-06-26 |
| KR0178744B1 KR0178744B1 (ko) | 1999-05-01 |
Family
ID=19434651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042206A KR0178744B1 (ko) | 1995-11-20 | 1995-11-20 | 가변장 복호기 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0178744B1 (ko) |
-
1995
- 1995-11-20 KR KR1019950042206A patent/KR0178744B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0178744B1 (ko) | 1999-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7956776B2 (en) | Arithmetic decoding apparatus | |
| KR101401244B1 (ko) | 방법 및 장치 및 기록 매체 | |
| US20070234019A1 (en) | Processor apparatus and complex condition processing method | |
| KR100462421B1 (ko) | 가변길이디코더 | |
| US6809665B2 (en) | Apparatus and method for decoding variable length code | |
| KR0178201B1 (ko) | 가변 길이 복호화 장치 | |
| KR19980702580A (ko) | 멀티-코드-북 가변장 디코더 | |
| US5940016A (en) | Syntax parser for a MPEG2 video decoder | |
| US6094151A (en) | Apparatus and method for finite state machine coding of information selecting most probable state subintervals | |
| JP4079965B2 (ja) | 復号化システム | |
| KR101204380B1 (ko) | 데이터 처리 회로, 비트 스트림으로부터 가변 길이 코드워드를 디코딩하는 방법과, 컴퓨터 판독가능한 기록 매체 | |
| KR19980702418A (ko) | 가변 길이 디코더 | |
| KR970068633A (ko) | 가변길이 코드 디코더 | |
| KR970032145A (ko) | 가변장 복호기 제어회로 | |
| KR920001142B1 (ko) | 마이크로프로세서 | |
| JP2710917B2 (ja) | ヘッダ検出器及びこれを用いた復号装置 | |
| US5233695A (en) | Microprocessor with a reduced size microprogram | |
| JP2001043082A (ja) | 情報処理装置並びに命令コーディング方法及び命令デコーディング方法 | |
| US5801840A (en) | Apparatus for decoding codes with less memory capacity | |
| US5764941A (en) | Operating circuit and method for processing signals in ADPCM system | |
| KR100209881B1 (ko) | 고속 가변장 복호기의 메모리제어장치 | |
| KR960013053A (ko) | 가변장복호화방법 및 그 장치 | |
| KR980004362A (ko) | 가변길이 부호화 방법 및 장치 | |
| US20060015704A1 (en) | Operation apparatus and instruction code executing method | |
| KR19990061575A (ko) | 중앙 처리 유니트의 명령어 길이 축소방법 및 그장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071030 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |