KR970018140A - 기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공 - Google Patents

기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공 Download PDF

Info

Publication number
KR970018140A
KR970018140A KR1019950029532A KR19950029532A KR970018140A KR 970018140 A KR970018140 A KR 970018140A KR 1019950029532 A KR1019950029532 A KR 1019950029532A KR 19950029532 A KR19950029532 A KR 19950029532A KR 970018140 A KR970018140 A KR 970018140A
Authority
KR
South Korea
Prior art keywords
single crystal
pattern
processed
dimensional
silicon wafer
Prior art date
Application number
KR1019950029532A
Other languages
English (en)
Other versions
KR0151935B1 (ko
Inventor
김대은
이재준
Original Assignee
김대은
이재준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김대은, 이재준 filed Critical 김대은
Priority to KR1019950029532A priority Critical patent/KR0151935B1/ko
Publication of KR970018140A publication Critical patent/KR970018140A/ko
Application granted granted Critical
Publication of KR0151935B1 publication Critical patent/KR0151935B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 초정밀 미세 가공기술의 하나로서 기존의 여러 가공기술과는 달리 마스킹을 하지 않고 단결정 실리콘 웨이퍼 표면에 폭과 깊이 각각 수 ㎛의 치수를 갖는 3차원적 입체 패턴을 가공할 수 있는 기술에 대한 것이다. 마스킹을 사용하지 않음으로써 초기 투자비용이 적게 소요되며 다품종 소량생산에 유리하다는 등의 장점을 가지고 있다.
이는 단결정 재질의 전위이론(dislocation theory)에 대한 연구결과를 기반으로 한 것이다. 즉, 단결정 재질에 존재하는 격자결함을 찾아 내기 위한 방법으로서 에칭을 행할 경우, 결합이 있는 위치에 힐록(hillock)이나 피팅(pitting) 생기는 것을 알 수 있는데, 이러한 격자결함을 원하는 위치에 인위적으로 유발시킴으로써 원하는 패턴을 가공한다. 1차적으로 미세한 날끝반경을 지니는 기계적 공구(다이아몬드와 같이 단결정 실리콘 보다 경도가 더 큰 재질)로써 원하는 형상의 패턴을 단결정 재료에 가공하고 이때 패턴을 따라 발생되는 전위결함을 이용하여 재료를 선택적으로 에칭하여 3차원적 입체 구조를 가공하는 것이다. 가공된 3차원적 일체 패턴은 마이크로 기계요소에 사용되는 유체채널 또는 광케이블의 가이드, 마이크로 커넥터 등, 미세기전시스템(MEMS)의 제작분야에 폭넓게 이용할 수 있으리라 생각된다.

Description

기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 기계적 가공중에 공구와 단결정 실리콘 웨이퍼의 접촉상태를 나타내는 개략도,
제2도는 단결정 다이아몬드 공구로 기계적 패턴가공을 하고, 저어주기(stirring)를 하지 않은 상태에서 수산화칼륨(KOH) 수용액으로 에칭한 경우에 가공된(100) 결정면의 단결정 실리콘 웨이퍼의 사시도.

Claims (3)

  1. 단결정 실리콘 웨이퍼 표면에 미세한 3차원적 입체 패턴을 가공함에 있어서 1차적으로 날끝반경이 수 ㎛인 구형 다이아몬드 공구를 사용하여 수 gf의 하중으로 패턴을 가공한 뒤, 선택적인 에칭가공을 함으로써, 단결정 실리콘 웨이퍼 표면에 임의의 패턴을 가공할 수 있는 마이크로 가공기술.
  2. 제1항에 있어서 (100) 결정면의 실리콘 웨이퍼에 대해 에칭액으로 10%, 50℃의 수산화 칼륨 수용액을 사용하고 저어주기(stirring)를 하지 않은 경우에 가공된, 단면이 사다리꼴 형태인 돌출패턴(제2도).
  3. 제1항에 있어서 (100) 결정면의 실리콘 웨이퍼에 대해 에칭액으로 10%, 50℃의 수산화 칼륨 수용액을 사용하고 저어주기(stirring)를 한 경우, 그리고 에칭액으로 불산 혼합용액을 사용한 경우에 가공된 홈이진 패턴.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029532A 1995-09-06 1995-09-06 기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공 KR0151935B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029532A KR0151935B1 (ko) 1995-09-06 1995-09-06 기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029532A KR0151935B1 (ko) 1995-09-06 1995-09-06 기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공

Publications (2)

Publication Number Publication Date
KR970018140A true KR970018140A (ko) 1997-04-30
KR0151935B1 KR0151935B1 (ko) 1998-12-01

Family

ID=19426420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029532A KR0151935B1 (ko) 1995-09-06 1995-09-06 기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공

Country Status (1)

Country Link
KR (1) KR0151935B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283338B1 (ko) * 1998-05-09 2001-04-02 진원혁 실리콘웨이퍼의패턴가공을위한박막가공방법및장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283338B1 (ko) * 1998-05-09 2001-04-02 진원혁 실리콘웨이퍼의패턴가공을위한박막가공방법및장치

Also Published As

Publication number Publication date
KR0151935B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
Elwenspoek et al. Silicon micromachining
Landsberger et al. On hillocks generated during anisotropic etching of Si in TMAH
US5883012A (en) Method of etching a trench into a semiconductor substrate
Persson et al. Double thermal oxidation scheme for the fabrication of SiO2 nanochannels
US5882988A (en) Semiconductor chip-making without scribing
US20070264803A1 (en) Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device
Pal et al. Fabrication of novel microstructures based on orientation-dependent adsorption of surfactant molecules in a TMAH solution
Van Veenendaal et al. Micro-morphology of single crystalline silicon surfaces during anisotropic wet chemical etching in KOH: velocity source forests
Prem et al. A new model for the etching characteristics of corners formed by Si {111} planes on Si {110} wafer surface
KR970018140A (ko) 기계적 가공과 화학적 에칭가공을 조합한 실리콘 웨이퍼의 패턴가공
Resnik et al. Morphological study of {311} crystal planes anisotropically etched in (100) silicon: role of etchants and etching parameters
US7059054B2 (en) Cutting blades having pointed tip, ultra-sharp edges, and ultra-flat faces
Pandy et al. Experimental investigation of high Si/Al selectivity during anisotropic etching in tetra-methyl ammonium hydroxide
US6086774A (en) Method of making released micromachined structures by directional etching
Vangbo et al. Terracing of (100) Si with one mask and one etching step using misaligned V-grooves
Zhou et al. Friction-induced selective etching on silicon by TMAH solution
Lee et al. A new micromachining technique with (111) silicon
KR960026118A (ko) 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제작방법 및 그 구조
Hannemann et al. New and extended possibilities of orientation dependent etching in microtechnics
US6514875B1 (en) Chemical method for producing smooth surfaces on silicon wafers
Li et al. Maskless anisotropic etching-a novel micromachining technology for multilevel microstructures
EP1241703B1 (en) Method for masking silicon during anisotropic wet etching
US20100129610A1 (en) Prismatic silicon and method of producing same
KR100283338B1 (ko) 실리콘웨이퍼의패턴가공을위한박막가공방법및장치
Swarnalatha et al. Silicon anisotropic etching in ternary solution composed of TΜΑΗ+ Triton+ NH2ΟΗ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee