KR970014288A - 영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치 - Google Patents
영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치 Download PDFInfo
- Publication number
- KR970014288A KR970014288A KR1019950028087A KR19950028087A KR970014288A KR 970014288 A KR970014288 A KR 970014288A KR 1019950028087 A KR1019950028087 A KR 1019950028087A KR 19950028087 A KR19950028087 A KR 19950028087A KR 970014288 A KR970014288 A KR 970014288A
- Authority
- KR
- South Korea
- Prior art keywords
- value
- quantized
- additional code
- coefficient
- respect
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
- H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
Abstract
본 발명은 영상 신호 복호화 시스템에 있어서, 특히 인트라 모드로 선정된 매크로 블럭의 DC계수를 디코딩하기 위한 DC 계수 디코딩 장치에 관한 것으로, 인트라 모드에서 양자화된 현블럭의 DC 계수에 대한 이전 블록의 양자화된 DC 계수의 차분값에 대응되는 추가 코드와, 상기 추가 코드의 크기(S)를 이용하여 인트라 DC 계수를 디코딩하는 영상 신호 복호화 시스템의 인트라 DC 계수 디코딩 장치에 있어서; 상기 양자화된 현블럭의 DC값에 대한 이전 블록의 양자화된 DC값의 차분값에 대응되는 추가 코드를 0의 비트열을 변환하여 출력하되, 양자화된 현블럭의 DC값에 대한 이전 블럭의 양자화된 DC값의 차분값에 대응되는 추가 코드가보다 작으면 캐어리 비트인 비트 1을 동시에 출력하는 PLA(201), 상기 PLA(201)의 출력 데이터와 양자화된 현블럭의 DC값에 대한 이전 블록의 양자화된 DC값의 차분값에 대응되는 추가 코드를 배타적 논리합하여 출력하는 배타적 오아 게이트(202), 이전 단계에서 복호화된 인트라 DC 계수와 배타적 오아 게이트(202)에 출력된 현블럭의 DC값에 대한 이전 블록의 양자화된 DC값의 차분값에 대응되는 추가 코드를 가산하되, 양자화된 현블럭의 DC값에 대한 이전 블록의 양자화된 DC값의 차분값에 대등되는 추가 코드가
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 실시예를 나타내는 상세 구성도.
Claims (2)
- 인트라 모드에서 양자화된 현블럭의 DC 계수에 대한 이전 블록의 양자화된 DC 계수의 차분값에 대응되는 추가 코드와, 상기 추가 코드의 크기(S)를 이용하여 인트라 DC 계수를 디코딩하는 영상 신호 복호화 시스템의 인트라 DC 계수 디코딩 장치에 있어서; 상기 양자화된 현블럭의 DC값에 대한 이전 블록의 양자화된 DC값의 차분값에 대응되는 추가 코드를 0의 비트열을 변환하여 출력하되, 양자화된 현블럭의 DC값에 대한 이전 블록의 양자화된 DC값의 차분값에 대응되는 추가 코드가보다 작으면 캐어리 비트인 비트 1을 동시에 출력하는 PLA(201), 상기 PLA(201)의 출력 데이타와 양자화된 현블럭의 DC값에 대한 이전 블록의 양자화된 DC값의 차분값에 대응되는 추가 코드를 배타적 논리합하여 출력하는 배타적 오아 게이트(202), 이전 단계에서 복호화된 인트라 DC 계수와 배타적 오아 게이트(202)에 출력된 현블럭의 DC값에 대한 이전 블럭의 양자화된 DC값의 차분값에 대응되는 추가 코드를 가산하되, 양자화된 현브럭의 DC 값에 대한 이전 블럭의 양자화된 DC값의 차분값에 대응되는 추가 코드가보다 작으면 상기 캐리어 비트인 비트 1을 포함하여 가산한 후 이를 출력하는 가산기(203)를 구비한 영상 신호 복호화 시스템의 인트라 DC계수 디코딩 장치.
- 제1항에 있어서, 상기 PLA(201)는 상기 양자화된 현블럭의 DC값에 대한 이전 블럭의 양자화된 DC값의 차분값에 대응되는 추가 코드의 최상위 비트가 0이면, 상기 양자화된 현블럭의 DC값에 대한 이전 블럭의 양자화된 DC값의 차분값에 대응되는 추가 코드보다 작고, 상기 양자화된 현블럭의 DC값에 대한 이전 블럭의 양자화된 DC값의 차분값에 대응되는 추가 코드의 최상위 비트가 1이면, 상기 양자화된 현블럭의 DC값에 대한 이전 블럭의 양자화된 DC값의 차분값에 대응되는 추가 코드보다 크거나 같은 것으로 판별하는 영상 신호 복호화 시스템의 인트라 DC계수 디코딩 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950028087A KR100207384B1 (ko) | 1995-08-31 | 1995-08-31 | 영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950028087A KR100207384B1 (ko) | 1995-08-31 | 1995-08-31 | 영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970014288A true KR970014288A (ko) | 1997-03-29 |
KR100207384B1 KR100207384B1 (ko) | 1999-07-15 |
Family
ID=19425504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950028087A KR100207384B1 (ko) | 1995-08-31 | 1995-08-31 | 영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100207384B1 (ko) |
-
1995
- 1995-08-31 KR KR1019950028087A patent/KR100207384B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100207384B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960036764A (ko) | 화상신호의 부호화장치 및 복호장치 | |
KR930001740A (ko) | 고능률 부호화 신호 처리 장치 | |
KR960020534A (ko) | 에러억제 동화상 복호화방법 및 장치 | |
MY135048A (en) | Image coding method and image decoding method | |
KR960005588A (ko) | 화상 데이타 편집 장치 | |
KR960706268A (ko) | 쿼드트리 구조형 월시(walsh) 변환 비디오/이미지 코딩(quadtree-structured walsh transform video/image coding) | |
KR930005468A (ko) | 적응 dct/dpcm부호기에 의한 영상신호부호화방법 및 복호화방법 | |
WO2003041415A1 (en) | Moving picture coding method and moving picture decoding method | |
CA2165492A1 (en) | Temporally-Pipelined Predictive Encoder/Decoder Circuit and Method | |
KR960020540A (ko) | 인코드된 비디오 데이타의 에러 검출 및 처리 기능을 구비한 비디오 디코더 | |
FI3963888T3 (fi) | Dekooderipuolen liikevektorien tarkennuksen (dmvr) koodaustyökalun käsittely viitekuvan uusintanäytteistykseen videokoodauksessa | |
KR20110043684A (ko) | 디지털 신호의 압축 또는 압축해제를 위한 방법, 시스템 및 장치 | |
KR930003574A (ko) | 디지탈 비디오 신호의 복호화 장치 | |
EP0658982A3 (en) | System for bi-level symbol coding-decoding with saved storage and method for the same | |
KR970014288A (ko) | 영상 신호 복호화 시스템의 인트라 디씨 계수 디코딩 장치 | |
US7492822B2 (en) | Compression techniques | |
US6847314B2 (en) | Method for coding integer supporting diverse frame sizes and CODEC implementing the method | |
JP3803296B2 (ja) | 画像情報コーディング時符号化表示方法 | |
KR930011728A (ko) | 동화상 데이타 복호화 장치 | |
DE60319742D1 (de) | Lauflängencodierung eines quantisierten digitalen bildes | |
US6347115B1 (en) | Method and system for predictive coding of images treated with the Roberts Method | |
JP3093485B2 (ja) | 復号装置 | |
JP4438655B2 (ja) | 符号化装置、復号装置、符号化方法及び復号方法 | |
JPH0786955A (ja) | 符号化装置 | |
KR930019012A (ko) | 비트 고정을 위한 영상 압축 부호화 및 복호화 방식 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120413 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130401 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |