Claims (26)
제1 도전형의 반도체 기판 ; 상기 반도체 기판 상에 형성된 게이트 강유전체막 ; 상기 게이트 강유전체막 위에 형성된 게이트 전극 ; 상기 게이트 전극 및 게이트 강유전체막의 상면고 측면을 감싸도록 형성된 확산방지 수단 ; 상기 확산 방지수단 상에 형성된 층간절연막 : 및 상기 게이트 전극을 대칭으로 하여, 상기 반도체 기판의 표면 근방에 상기 제1 도전형의 반도체 기판과 반대인 제2도전형으로 형성된 소스/드레인 영역을 포함하는 것을 특징으로 하는 강유전체 반도체 장치.A first conductive semiconductor substrate; A gate ferroelectric film formed on the semiconductor substrate; A gate electrode formed on the gate ferroelectric film; Diffusion preventing means formed to surround the upper surface side surfaces of the gate electrode and the gate ferroelectric film; An interlayer insulating film formed on the diffusion preventing means, and a source / drain region formed in a second conductive type opposite to the first conductive semiconductor substrate near the surface of the semiconductor substrate with the gate electrode symmetrical; A ferroelectric semiconductor device, characterized in that.
제1항에 있어서, 강유전체박막이 PZT(PbZrTiO3), Bi4Ti3O12, BaTiO3및 LINbO3중 어느하나로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 1, wherein the ferroelectric thin film is made of any one of PZT (PbZrTiO 3 ), Bi 4 Ti 3 O 12 , BaTiO 3, and LINbO 3 .
제1항에 있어서, 상기 게이트 전극은 poly-Si, W, Ir, Al, Pt, Ru, Ta, 상기 금속의 실리 사이드 및 RuO2, 1TO(Indium Tin Oxide), IrO2등의 도전성 산화물중 어느하나로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The gate electrode of claim 1, wherein the gate electrode is formed of any one of poly-Si, W, Ir, Al, Pt, Ru, Ta, a silicide of the metal, and a conductive oxide such as RuO 2 , Indium Tin Oxide (ITO), IrO 2, or the like. A ferroelectric semiconductor device, characterized in that consisting of one.
제1항에 있어서, 상기 확산 방지수단은 단일의 확산(diffusion) 방지층 또는 점착층(adbesion)과 확산(diffusion) 방지층의 몇가지 조합중 어느하나로 이루어지는 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 1, wherein the diffusion preventing means comprises any one of a single diffusion prevention layer or some combination of an adhesion layer and a diffusion prevention layer.
제4항에 있어서, 상기 점측층은 산하티타늄(TiO2), 실리콘 산화막(SiO2), 산화탄탈늄, 산화알루미늄, PbTiO3, 및 PZT중 어느하나로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 4, wherein the point side layer is made of any one of titanium oxide (TiO 2 ), silicon oxide film (SiO 2 ), tantalum oxide, aluminum oxide, PbTiO 3 , and PZT.
제4항에 있어서, 상기 확산 방지층은 실리콘 질화막(SiN), 티타늄 질화막(TiN), 질화실리콘산화막(SiNO) 및 텅스텐 질화막중의 어느 하나로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 4, wherein the diffusion barrier layer is one of a silicon nitride film (SiN), a titanium nitride film (TiN), a silicon nitride oxide film (SiNO), and a tungsten nitride film.
제1항에 있어서, 상기 반도체 기판과 상기 게이트 강유전체막 사이에 상호 확산을 방지하기 위한 물질층을 구비한 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 1, further comprising a material layer for preventing mutual diffusion between the semiconductor substrate and the gate ferroelectric film.
제7항에 있어서 상기 물질층이 실리콘 카바이드(SiC)인 것을 특징으로 하는 강유전체 반도체 장치.8. The ferroelectric semiconductor device of claim 7, wherein the material layer is silicon carbide (SiC).
제1항에 있어서, 상기 게이트 강유전체막과 상기 게이트 전극 사이에 게이트 확산 장벽막을 구비한 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 1, further comprising a gate diffusion barrier film between the gate ferroelectric film and the gate electrode.
제9항에 있어서, 상기 게이트 확산 장벽막은 TiN, Ti, Ru, RuO2, Ir, IrO2, WN, 상기 금속 원소의 실리사이드 및 상기 확산 장벽물질을 하나 이상을 조합한 것중의 어느 하나로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The method of claim 9, wherein the gate diffusion barrier layer is formed of any one of TiN, Ti, Ru, RuO 2 , Ir, IrO 2 , WN, a silicide of the metal element, and one or more combinations of the diffusion barrier materials. A ferroelectric semiconductor device.
제1항에 있어서, 상기 반도체 기판 상에 형성된 게이트 강유전체막 대신에 MFISFET형성을 위한 게이트 절연막 및 게이트 강유전체막으로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 1, wherein a gate insulating film and a gate ferroelectric film for forming a MFISFET are formed in place of the gate ferroelectric film formed on the semiconductor substrate.
제1항에 있어서, 상기 반도체 기판 상에 형성된 게이트 강유전체막 대신에 MFMISFET형성을 위한 게이트 절연막, 게이트 도전막 및 게이트 강유전체막으로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 1, comprising a gate insulating film, a gate conductive film, and a gate ferroelectric film for forming an MFMISFET instead of the gate ferroelectric film formed on the semiconductor substrate.
제1 도전형의 반도체 기판 ; 상기 반도체 기판 상에 형성된 게이트 강유전체막; 상기 게이트 강유전체막 위에 형성된 게이트 전극 ; 상기 게이트 강유전체막 및 상기 게이트 전극으로 이루어진 게이트를 감싸면서, 상기 게이트의 측벽을 따라 형성된 스페이서(spacer) 확산 방지수단 ; 상기 스페이서 혹산 방지수단 외측에 형성된 층간절연막; 및 상기 게이트의 측벽에 형성된 스페이서 확산 방지수단 아래에 위치하고, 상기 게이트 전극을 대칭으로 하여, 상기 반도체 기판의 표면 근방에 상기 제1 도전형과 반대의 제2도전형으로 형성된 소오스/드레인 영역을 포함하는 것을 특징으로 하는 강유전체 반도체 장치.A first conductive semiconductor substrate; A gate ferroelectric film formed on the semiconductor substrate; A gate electrode formed on the gate ferroelectric film; Spacer diffusion preventing means formed around the gate sidewall of the gate ferroelectric layer and the gate electrode; An interlayer insulating film formed on an outer side of the spacer preventing means; And a source / drain region formed under a spacer diffusion preventing means formed on a sidewall of the gate and having the gate electrode symmetrically, and having a second conductive type opposite to the first conductive type near the surface of the semiconductor substrate. A ferroelectric semiconductor device, characterized in that.
제13항에 있어서, 상기 바도체 기판 상에 형성된 게이트 강유전체막 대신에 MFISFET형성을 위한 게이트 절연막 및 게이트 강유전체막으로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 13, wherein a gate insulating film and a gate ferroelectric film for forming MFISFETs are formed in place of the gate ferroelectric film formed on the bar substrate.
제13항에 있어서, 상기 반도체 기판 상에 형성된 게이트 강유전체막 대신에 MFISFET형성을 위한 게이트 절연막, 게이트 도전막 및 게이트 강유전체막으로 이루어진 것을 특징으로 하는 강유전체 반도체 장치.The ferroelectric semiconductor device according to claim 13, comprising a gate insulating film, a gate conductive film, and a gate ferroelectric film for forming a MFISFET instead of the gate ferroelectric film formed on the semiconductor substrate.
제1도전형의 반도체 기판의 정해진 영역에 소자 분리 영역을 형성하는 단계; 상기 반도체 기판의 전면에 강유전체막, 게이트 도전막 및 마스크층을 차례로 적층하는 단계; 상기 마스크층을 패턴닝하는 단계 ; 상기 마스크층 패턴을 식각마스크로 사용하여, 상기 게이트 도전막 및 상기 강유전체막을 연속적으로 식각함으로써 게이트 전극 및 게이트 강유전체막을 형성하는 단계; 반도체 기판의 전면에 상기 제1 도전형과 반대의 제2 도전형 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 단계; 상기 마스크층 패턴을 제거하는 단계; 기판 전면에 상기 게이트 전극 및 게이트 강유전체막의 상면과 측면을 감싸도록 확산방지수단을 형성하는 단계; 상기 확산 방지수단 상에 층간절연막을 형성하는 단계; 및 상기 결과물 상에 상기 소오스/드레인 영역에 콘택홀을 형성하여 콘택 및 배선공정들을 포함하는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.Forming an isolation region in a predetermined region of the first conductive semiconductor substrate; Sequentially depositing a ferroelectric film, a gate conductive film, and a mask layer on the entire surface of the semiconductor substrate; Patterning the mask layer; Forming a gate electrode and a gate ferroelectric layer by successively etching the gate conductive layer and the ferroelectric layer using the mask layer pattern as an etching mask; Forming a source / drain region by ion implanting a second conductivity type impurity opposite to the first conductivity type on an entire surface of the semiconductor substrate; Removing the mask layer pattern; Forming diffusion preventing means on the front surface of the substrate to surround upper and side surfaces of the gate electrode and the gate ferroelectric film; Forming an interlayer insulating film on said diffusion preventing means; And forming contact holes in the source / drain regions on the resultant to include contact and wiring processes.
제16항에 있어서, 상기 마스크층을 제거한 단계에서 에칭에 의한 식각 손상을 회복하기 위하여 어닐(anneal)하는 단계를 더 부가하는 것을 특징으로 하는 강유전체 장치의 제조방법.17. The method of manufacturing a ferroelectric device according to claim 16, further comprising annealing to recover the etching damage by etching in the step of removing the mask layer.
제16항에 있어서, 상기 반도체 기판과 상기 게이트 강유전체막 사이에 상호 확산을 방지하기 위한 물질층을 개재하는 단계를 더 구비하는 것을 특징으로 하는 강유전체 반도체 장치의 제조 방법.The method of claim 16, further comprising interposing a material layer between the semiconductor substrate and the gate ferroelectric layer to prevent mutual diffusion.
제18항에 있어서, 상기 물질층은 상기 반도체 기판에 실리콘카바이드(SiC)를 기판위에 성장 시켜 형성하는 것을 특징으로 하는 강유전체 반도체 장치의 제조방법.19. The method of claim 18, wherein the material layer is formed by growing silicon carbide (SiC) on the substrate.
제16항에 있어서, 상기 게이트 강유전체막과 상기 게이트 전극 사이에 게이트 확산 장벽막을 개재하는 단계를 더 구비하는 것을 특징으로 하는 강유전체 반도체 장치의 제조방법.17. The method of manufacturing a ferroelectric semiconductor device according to claim 16, further comprising interposing a gate diffusion barrier film between said gate ferroelectric film and said gate electrode.
제1 도전형의 반도체 기판의 정해진 영역에 소자 분리 영역을 형성하는 단계; 상기 반도체 기판의 전면에 강유정체막, 게이트 도전막 및 마스크층을 차례로 적층하는 단계;Forming an isolation region in a predetermined region of the first conductivity type semiconductor substrate; Sequentially stacking a ferroelectric film, a gate conductive film, and a mask layer on the entire surface of the semiconductor substrate;
상기 마스크층을 패턴닝하는 단계; 상기 마스크층 패턴을 식각마스크로 사용하여 상기 게이트 도전막 및 상기 강유전체막을 연속적으로 식각함으로써, 게이트 전극 및 게이트 강유전체막으로 이루어진 게이트를 형성하는 단계; 상기 마스크층 패턴을 제거하는 단계; 상기 반도체 기판의 전면에 확산방지수단을 증착하고, 상기 반도체 기판의 전면에 대하여 상기 확산 방지막을 건식 식각하여 상기 게이트의 측벽에 스페이서 확산 방지막을 형성하는 단계; 반도체 기판의 전면에 상기 제1 도전형과 반대의 제2 도전형 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 단계; 기판 전면에 층간절연막을 형성하는 단계; 및 상기 결과물 상에 상기 소오스/드레인 영역에 콘택홀을 형성하여 콘택 및 배선공정들을 포함하는 것을 특징으로 하는 강유전체 반도체 장치의 제조방법.Patterning the mask layer; Forming a gate including a gate electrode and a gate ferroelectric layer by successively etching the gate conductive layer and the ferroelectric layer using the mask layer pattern as an etching mask; Removing the mask layer pattern; Depositing diffusion preventing means on the entire surface of the semiconductor substrate, and dry etching the diffusion preventing film on the entire surface of the semiconductor substrate to form a spacer diffusion preventing film on sidewalls of the gate; Forming a source / drain region by ion implanting a second conductivity type impurity opposite to the first conductivity type on an entire surface of the semiconductor substrate; Forming an interlayer insulating film over the entire substrate; And forming contact holes in the source / drain regions on the resultant to include contact and wiring processes.
제21항에 있어서, 상기 마스크층을 제거한 단계에서 에칭에 의한 식각 손상을 회복하기 위하여 어닐(anneal)하는 단계를 더 부가하는 것을 특징으로 하는 강유전체 반도체 장치의 제조 방법.22. The method of manufacturing the ferroelectric semiconductor device according to claim 21, further comprising annealing to recover the etching damage by etching in the step of removing the mask layer.
제21항에 있어서, 상기 스페이서 확산 방지막을 이온주입하여 소오스/드레인 영역을 형성할 때 마스크로 이용하는 것을 특징으로 하는 강유전체 반도체 장치 제조방법.22. The method of manufacturing a ferroelectric semiconductor device according to claim 21, wherein the spacer diffusion barrier is used as a mask when ion implantation forms a source / drain region.
제21항에 있어서, 상기 반도체 기판과 상기 게이트 강유전체막 사이에 상호 확산을 방지하기 위한 물질층을 개재하는 단계를 더 구비하는 것 특징으로 하는 강유전체 반도체 장치 제조방법.22. The method of claim 21, further comprising interposing a material layer between the semiconductor substrate and the gate ferroelectric film to prevent mutual diffusion.
제24항에 있어서, 상기 물질층은 상기 반도체 기판에 실리콘 카바이드(SiC)를 기판위에 성정 시켜 형성하는 것을 특징으로 하는 강유전체 반도체 장치 제조방법.25. The method of claim 24, wherein the material layer is formed by forming silicon carbide (SiC) on the substrate.
제21항에 있어서, 상기 게이트 강유전체막과 상기 게이트 전극 사이에 게이트 확산 장벽막을 개재하는 단계를 더 구비하는 것을 특징으로 하는 강유전체막 반도체 장치의 제조방법.22. The method of claim 21, further comprising interposing a gate diffusion barrier film between the gate ferroelectric film and the gate electrode.