Claims (20)
적어도 하나의 마이크로프로세서와; 로직 회로와; 마이크로프로세서 동작 신호들을 상기 로직회로로 직접 라우팅하고 마이크로프로세서 검사 신호들을 상기 마이크로프로세서로 라우팅하며, 로직 검사 신호들을 상기 로직 회로로 라우팅하기 위해 상기 마이크로프로세서와 상기 로직 사이에 연결된 신호 라우팅 수단을 포함하는 것을 특징으로 하는 직접회로.At least one microprocessor; A logic circuit; And signal routing means coupled between the microprocessor and the logic for routing microprocessor operation signals directly to the logic circuitry, routing microprocessor test signals to the microprocessor, and routing logic test signals to the logic circuitry Wherein the first circuit is a first circuit.
제1항에 있어서, 상기 신호 라우팅 수단은 상기 직접회로상의 입출력 패드들에 연결된 어떠한 입출력 드라이버들도 경유하지 않고, 또한 상기 입출력 패드들에 연결된 어떠한 입출력 리시버들도 경유하지 않고 상기 마이크로프로세서 동작 신호들을 상기 로직 회로로 라우팅하는 것을 특징으로 하는 직접회로.2. The apparatus of claim 1, wherein the signal routing means is operable to route the microprocessor operating signals to the input / output pads without passing through any input / output drivers connected to the input / output pads on the integrated circuit, Wherein the logic circuit is routed to the logic circuit.
제1항에 있어서, 상기 신호 라우팅 수단은 3상태 장치들을 포함하지 않는 것을 특징으로 하는 직접회로.2. The integrated circuit of claim 1, wherein the signal routing means does not include tri-state devices.
제1항에 있어서, 상기 신호 라우팅 수단은 다수의 상호 배타적인 상태들의 하나에서 동작하고, 상기 다수의 상태들 중 제1 상태에서 상기 마이크로프로세서 동작신호들을 상기 로직 회로로 라우트하며, 상기 다수의 상태들 중 제2상태에서 상기 마이크로프로세서 검사 신호들을 상기 마이크로프로세서로서 라우트하고, 상기 다수의 상태들 중 제3상태에서 상기 로직 검사 신호들을 상기 로직 회로로 라추트하는 것을 특징으로 하는 직접회로2. The method of claim 1 wherein the signal routing means operates in one of a plurality of mutually exclusive states and routes the microprocessor operating signals to the logic circuit in a first of the plurality of states, And routes the microprocessor test signals to the logic circuit in a third one of the plurality of states. ≪ RTI ID = 0.0 > 8. < / RTI &
제4항에 있어서, 상기 다수의 상태들 중 하나를 선택하기 위한 수단을 더 포함하는 것을 특징으로 하는 직접회로.5. The integrated circuit of claim 4, further comprising means for selecting one of the plurality of states.
제1항에 있어서, 상기 다수의 입출력 패드들에 연결된 다수의 입출력 회로들을 더 포함하고, 상기 신호 라우팅 수단은 다수의 상호 배타적인 상태들 중 하나에서 동작하며; 상기 신호 라우팅 수단이 상기 다수의 상태들 중 제1상태에 있을 때 상기 신호 라우팅 수단은 상기 마이크로프로세서 동작 신호들을 직접 상기 로직 회로로 라우트하고; 상기 신호 라우팅 수단이 상기 다수의 상태들 중 제2상태에 있을 때 상기 신호 라우팅 수단은 상기 다수의 입출력 회로로부터의 상기 마이크로프로세서 검사신호를 상기 마이크로프로세서 라우트하고; 상기 신호 라우팅 수단이 상기 다수의 상태들 중 제3상태에 있을 때 상기 신호 라우팅 수단은 상기 복수의 입출력 회로로부터의 상기 로직 검사 신호들을 상기 로직 회로로 라우트하는 것을 특징으로 하는 직접회로.The apparatus of claim 1, further comprising: a plurality of input / output circuits coupled to the plurality of input / output pads, the signal routing means operating in one of a plurality of mutually exclusive states; The signal routing means routes the microprocessor operating signals directly to the logic circuit when the signal routing means is in a first one of the plurality of states; Said signal routing means routes said microprocessor check signal from said plurality of input / output circuits to said microprocessor when said signal routing means is in a second one of said plurality of states; Wherein said signal routing means routes said logic test signals from said plurality of input / output circuits to said logic circuit when said signal routing means is in a third one of said plurality of states.
제6항에 있어서, 상기 신호 하우팅 수단의 상기 제1상태는 상기 직접회로를 정상적으로 동작시키기 위한 상태에 대응하고, 상기 신호 라우팅 수단의 상기 제2상태는 상기 마이크로프로세서에 대한 표준 검사 벡터들을 복수의 입출력 패드들에 적용함으로써 상기 마이크로프로세서를 검사하기 위한 상태에 대응하고, 상기 신호 라우팅 수단의 상기 제3상태는 하나의 인-서킷-에뮬레이터를 상기 다수의 입출력 패드들에 연결함으로써 상기 직접회로를 검사하기 위한 상태에서 대응하는 것을 특징으로 하는 직접회로.7. The system of claim 6 wherein the first state of the signaling means corresponds to a state for normal operation of the integrated circuit and the second state of the signal routing means comprises a plurality of standard test vectors for the microprocessor Output pads of the signal routing means and the third state of the signal routing means corresponds to a state for inspecting the microprocessor by connecting the in-circuit-emulator to the plurality of input / output pads, Wherein said circuit is in a state for inspection.
제6항에 있어서, 상기 신호 라우팅 수단은 상기 다수의 입출력 회로들 중 어느 것도 경유하지 않고 상기 마이크로프로세서 동작 신호들을 상기 로직 회로로 라우트하는 것을 특징으로 하는 직접회로.7. The integrated circuit of claim 6, wherein the signal routing means routes the microprocessor operating signals to the logic circuit without passing through any of the plurality of input / output circuits.
제6항에 있어서, 상기 신호 라우팅 수단은 각각이 다수의 셀들을 포함하는 적어도 하나의 검사 모드 매트릭스를 포함하고, 각 셀은 적어도 다수의 입출력 회호들 중의 하나에 연결되며, 각 셀은 상기 제1상태에서 상기 마이크로프로세서와 상기 로직 회로 사이에 적어도 하나 이상의 신호를 연결하기 위한 수단과; 상기 제2상태에서 상기 다수의 입출력 회로 중의 적어도 하나의 상기 마이크로프로세서 사이에 적어도 하나 이상의 신호를 연결하기 위한 수단과; 상기 제3상태에서 상기 다수의 입출력 회로 중의 적어도 하나의 상기 로직회로 사이에 적어도 하나 이상의 신호를 연결하기 위한 수단을 더 포함하는 것을 특징으로 하는 직접회로.7. The apparatus of claim 6, wherein the signal routing means comprises at least one test mode matrix, each cell comprising a plurality of cells, each cell being connected to one of at least a plurality of input / output circuits, Means for coupling at least one signal between the microprocessor and the logic circuit in a state where the microprocessor is in a logic state; Means for connecting at least one signal between at least one of the plurality of input / output circuits in the second state; Further comprising means for coupling at least one signal between at least one of the logic circuits in the plurality of input / output circuits in the third state.
제6항에 있어서, 상기 신호 라우팅 수단이 제4상태에 있을 때 상기 신호라우팅 수단은 상기 직접회로부터의 보조 검사 신호들을 상기 다수의 입출력 회로로 라우트하는 것을 특징으로 하는 직접회로7. The integrated circuit of claim 6, wherein when the signal routing means is in a fourth state, the signal routing means routes auxiliary test signals from the direct circuit to the plurality of input /
제6항에 있어서, 상기 신호 라우팅 수단은 상기 마이크로프로세서에 연결된 제1버스, 상기 로직 회로에 연결된 제2버스 및 상기 다수의 입출력 회로에 연결된 제3버스를 갖는 검사 모드 매트릭스를 포함하고, 상기 검사 모드 매트릭스는 상기 제1상태에서 상기 제1버스를 상기 제2버스로 연결하고; 상기 검사 모드 매트릭스는 상기 제2상태에서 상기 제1버스를 상기 제3버스로 연결하고; 상기 l검사 모드 매트릭스는 상기 제3상태에서 상기 제2버스로 연결하는 것을 특징으로 하는 직접회로.7. The system of claim 6 wherein the signal routing means comprises an inspection mode matrix having a first bus connected to the microprocessor, a second bus connected to the logic circuit and a third bus connected to the plurality of input / output circuits, The mode matrix coupling the first bus to the second bus in the first state; The test mode matrix coupling the first bus to the third bus in the second state; And the l test mode matrix connects to the second bus in the third state.
제10항에 있어서, 상기 검사 모드 매트릭스는 상기 로직 회로에 연결된 제4버스를 더 포함하고, 상기 제1상태에서 상기 제3버스를 상기 제4버스로 연결하는 것을 특징으로 하는 직접회로.11. The integrated circuit of claim 10, wherein said test mode matrix further comprises a fourth bus coupled to said logic circuit, said third mode bus connecting said third bus to said fourth bus in said first state.
제10항에 있어서, 다수의 마이크로프로세서들을 포함하고, 상기 다수의 마이크로프로세서들 중 하나를 선택하기 위한 스위칭 수단을 더 포함하는 것을 특징으로 하는 직접회로.11. The integrated circuit of claim 10, further comprising a plurality of microprocessors, and switching means for selecting one of the plurality of microprocessors.
제6항에 있어서, 다수의 마이크로프로세서들을 포함하고, 상기 신호 라우팅 수단은 상기 마이크로프로세서들의 각각에 대해 적어도 하나의 검사 모드 매트릭스를 갖는 다수의 검사 모드 매트릭스들과; 상기 다수의 마이크로프로세서중의 선택된 하나에 대응하는 상기 검사 모드 매트릭스들을 상기 다수의 입출력 회로들에 연결하기 위한 스위칭 수단을 포함하는 것을 특징으로 하는 직접회로.7. The apparatus of claim 6, comprising a plurality of microprocessors, the signal routing means comprising: a plurality of test mode matrices having at least one test mode matrix for each of the microprocessors; And switching means for connecting the test mode matrices corresponding to a selected one of the plurality of microprocessors to the plurality of input / output circuits.
제14항에 있어서, 각각의 검사 모드 매트릭스는 상기 대응하는 마이크로프로세서에 연결된 제1버스, 상기 로직 회로에 연결된 제2버스 및 상기 스위칭 수단에 연결된 제3버스를 가지며, 상기 검사 모드 매트릭스는 상기 제1상태에서 상기 제1버스를 상기 제2버스로 연결하고; 상기 검사 모드 매트릭스는 상기 제2상태에서 상기 제1버스를 상기 제3버스로 연결하고; 상기 검사 모드 매트릭스는 상기 제3상태에서 상기 제2버스를 상기 제3버스로 연결하는 것을 특징으로 하는 직접회로.15. The system of claim 14, wherein each test mode matrix has a first bus coupled to the corresponding microprocessor, a second bus coupled to the logic circuit, and a third bus coupled to the switching means, 1 connection of the first bus to the second bus; The test mode matrix coupling the first bus to the third bus in the second state; Said test mode matrix coupling said second bus to said third bus in said third state.
직접회로상에 마이크로프로세서를 제공하는 단계와; 상기 직접회로 상에 로직 회로를 제공하는 단계와; 마이크로프로세서 동작 신호들을 상기 로직 회로로 직접 라우팅하고, 마이크로프로세서 검사 신호들을 상기 마이크로프로세서로 라우팅하며, 로직 검사 신호들을 상기 로직 회로로 라우팅하기 위해 상기 마이크로프로세서와 상기 로직 회로 사이에 연결된 신호 라우팅 수단을 제공하는 단계와; 외부 검사장치로부터 상기 마이크로프로세서 검사 신호들을 라우팅하는 단계와; 상기 신호 라우팅 수단을 통해 검사 벡터들을 상기 마이크로프로세서에 적용하는 단계를 포함하는 것을 특징으로 하는 직접회로 검사 방법.Providing a microprocessor on the integrated circuit; Providing a logic circuit on the integrated circuit; A signal routing means coupled between the microprocessor and the logic circuit for routing microprocessor operation signals directly to the logic circuit, routing microprocessor test signals to the microprocessor, and routing logic test signals to the logic circuit, ; Routing the microprocessor test signals from an external test apparatus; And applying the test vectors to the microprocessor through the signal routing means.
제16항에 있어서, 외부 인-서킷-에뮬레이터로부터 상기 로직 검사 신호들을 라우팅하는 단계와; 상기 로직 회로를 디버깅하고 상기 마이크로프로세서를 위한 코드를 디버깅하기 위해 상기 마이크로프로세서의 기능을 에뮬레이팅하는 단계를 더 포함하는 것을 특징으로 하는 직접회로 검사 방법.17. The method of claim 16, further comprising: routing the logic check signals from an external in-circuit-emulator; Further comprising emulating the function of the microprocessor to debug the logic circuit and to debug code for the microprocessor.
직접회로상에 적어도 하나 이상의 마이크로프로세서를 제공하는 단계와; 상기 직접회로상에 로직 회로를 제공하는 단계와; 상기 직접회로상의 다수의 입출력 패드들에 연결된 상기 직접회로상의 다수의 입출력 회로들을 제공하는 단계와; 제1상태에서 상기 다수의 입출력 회로중 어느 것도 경유하지 않고 마이크로프로세서 동작 신호들을 상기 로직 회로로 직접 라우팅하고, 제2상태에서 마이크로프로세서 검사 신호들을 상기 마이크로프로세서 라우팅하며, 제3상태에서 로직 검사 신호들을 상기 로직 회로로 라우팅하기 위해 상기 마이크로프로세서와 상기 로직 회로 사이에 연결된 신호 라우팅 수단을 제공하는 단계와; 외부 검사장치를 상기 다수의 입출력 패드들에 연결하는 단계와; 상기 제2상태를 선택하고, 그 결과로 검사가 진행되는 동안 상기 신호 라우팅 수단이 상기 다수의 입출력 회로들로부터의 상기 마이크로프로세서 검사 신호들을 상기 마이크로프로세서로 라우팅하게 하는 단계와; 상기 외부 검사장치를 사용하여 상기 다수의 검사 벡터들을 상기 다수의 입출력 패드들에 적용하는 단계와; 상기 입출력 패드상에서 상기 다수의 검사 벡터들을 적용한 결과로 생기는, 검사 진행중인 상기 마이크로프로세서로부터의 신호들을 모니터링하는 단계와' 상기 모니터된 신호들로부터 검사 진행중인 상기 마이크로프로세서가 동작중인지 여부를 표시하는 단계를 포함하는 것을 특징으로 하는 직접회로 검사 방법.Providing at least one microprocessor on the integrated circuit; Providing a logic circuit on the integrated circuit; Providing a plurality of input / output circuits on the integrated circuit coupled to a plurality of input / output pads on the integrated circuit; In a first state, routing microprocessor operating signals directly to the logic circuit without passing through any of the plurality of input / output circuits, routing microprocessor check signals in the second state to the microprocessor, and in a third state, Providing signal routing means coupled between the microprocessor and the logic circuitry for routing the logic circuitry to the logic circuitry; Connecting an external testing device to the plurality of input / output pads; Selecting the second state and causing the signal routing means to route the microprocessor test signals from the plurality of input / output circuits to the microprocessor as a result of the examination; Applying the plurality of check vectors to the plurality of input / output pads using the external inspection apparatus; Monitoring signals from the microprocessor under investigation that result from applying the plurality of test vectors on the input and output pads and displaying whether the microprocessor under test is in operation from the monitored signals Wherein said first and second circuits are connected in series.
제18항에 있어서, 하나의 인-서킷-에뮬레이터를 상기 다수의 입출력 패드들에 연결하는 단계와; 상기 제3상태를 선택하고, 그 결과로 상기 신호 라우팅 수단이 상기 다수의 입출력 회로로부터의 상기 로직 검사 신호들을 상기 로직 회로로 라우팅하게 하는 단계와; 상기 마이크로프로세서의 기능들을 에뮬레이트하기 위해 상기 인-서킷-에뮬레이터로부터 신호들을 상기 다수의 입출력 패드들에 적용하는 단계를 더 포함하는 것을 특징으로 하는 직접회로 검사 방법.19. The method of claim 18, further comprising: connecting one in-circuit-emulator to the plurality of input / output pads; Selecting the third state and as a result causing the signal routing means to route the logic check signals from the plurality of input / output circuits to the logic circuit; Further comprising applying signals from the in-circuit emulator to the plurality of input / output pads to emulate functions of the microprocessor.
제19항에 있어서, 상기 직접회로상에 다수의 마이크로프로세서들을 제공하는 단계와; 상기 다수의 마이크로프로세서들 각각에 대해 적어도 하나의 검사 모드 매트릭스를 갖는 다수의 검사 모드 매트릭스들을 상기 직접회로상에 제공하는 단계와; 상기 다수의 마이크로프로세서들 중의 선택된 하나에 대응하는 상기 검사 모드 매트릭스들을 상기 다수의 입출력 회로들에 연결하기 위한 스위칭 수단을 제공하는 단계와; 상기 스위칭 수단을 통해 상기 대응하는 검사 모드 매트릭스를 상기 다수의 입출력 회로들에 연결하는 단계와'; 상기 스위칭수단을 통해 상기 대응하는 검사 모드 매트릭스를 상기 다수의 입출력 회로들에 연결하는 단계와; 상기 스위칭수단을 통하여 상기 로직 검사 신호들을 상기 다수의 입출력 회로로부터 라우팅하는 단계와; 상기 대응하는 검사 모드 매트릭스를 통하여 상기 스위칭 수단으로부터 상기 로직 검사 신호들을 상기 로직 회로로 라우팅하는 단계를 포함하는 것을 특징으로 하는 직접회로 검사 방법.20. The method of claim 19, further comprising: providing a plurality of microprocessors on the integrated circuit; Providing a plurality of test mode matrices on the integrated circuit having at least one test mode matrix for each of the plurality of microprocessors; Providing switching means for coupling the test mode matrices corresponding to a selected one of the plurality of microprocessors to the plurality of input / output circuits; Connecting the corresponding test mode matrix to the plurality of input / output circuits through the switching means; Connecting the corresponding test mode matrix to the plurality of input / output circuits through the switching means; Routing the logic test signals from the plurality of input / output circuits through the switching means; And routing the logic test signals from the switching means to the logic circuit via the corresponding test mode matrix.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.