KR970010990B1 - Eld element and its manufacturing method - Google Patents

Eld element and its manufacturing method Download PDF

Info

Publication number
KR970010990B1
KR970010990B1 KR1019920016162A KR920016162A KR970010990B1 KR 970010990 B1 KR970010990 B1 KR 970010990B1 KR 1019920016162 A KR1019920016162 A KR 1019920016162A KR 920016162 A KR920016162 A KR 920016162A KR 970010990 B1 KR970010990 B1 KR 970010990B1
Authority
KR
South Korea
Prior art keywords
cathode
layer
forming
tip
gate electrode
Prior art date
Application number
KR1019920016162A
Other languages
Korean (ko)
Other versions
KR940008537A (en
Inventor
박남신
최선정
Original Assignee
삼성전관 주식회사
박경팔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 박경팔 filed Critical 삼성전관 주식회사
Priority to KR1019920016162A priority Critical patent/KR970010990B1/en
Publication of KR940008537A publication Critical patent/KR940008537A/en
Application granted granted Critical
Publication of KR970010990B1 publication Critical patent/KR970010990B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

A method of fabricating an electric field electron emitting device includes the first step of forming at least one cathode electrode and an insulating layer on a bottom glass substrate in the direction of row and forming at least one gate electrode thereon in the direction of column, and etching a predetermined portion of the gate electrode and insulating layer to form at least one hole or cavity, the second step of rotating the sample formed through the first step to allow it to have a slope angle of 75= from its center, and simultaneously, depositing a metal to form a division layer, the third step of forming a pyramid-shape resistor layer whose front is flat on the cathode electrode through the cavity or hole whose diameter was reduced by the second step using the slope deposition identical to the second step, the fourth step of forming a cone-shape electric field emitting cathode tip having extremely narrow diameter using the same method as the third step, and the fifth step of lifting off the division layer and layers placed thereon simultaneously.

Description

전계전자방출소자 및 그의 제조방법Field electron-emitting device and manufacturing method thereof

제 1 도는 이 발명에 의한 전계전자방출소자의 단면도.1 is a cross-sectional view of a field electron emission device according to the present invention.

제 2 도(a)~(e)는 제 1 도의 전계전자방출소자의 제조공정을 설명하기 위한 공정 단면도.2 (a) to 2 (e) are cross-sectional views for explaining the manufacturing process of the field electron emission device of FIG.

제 3 도는 종래 전계전자방출소자의 단면도.3 is a cross-sectional view of a conventional field electron emission device.

제 4 도는 제 3 도의 전계전자방출소자를 사용한 표시장치의 구조 설명도이다.4 is a diagram for explaining the structure of a display device using the field electron-emitting device of FIG.

이 발명은 전계 방출형의 전자방출소자와 그 제조방법에 관한 것으로, 더욱 상세하게 말하자면 저항층을 이용하여 캐소드의 결합력을 크게 하여 캐소드 팁의 탈락현상을 방지하고, 또한, 상기한 저항체층을 이용하여 전류가 일정한 값의 범위내에서만 흐르도록 함으로써 균일한 발광휘도를 얻을 수 있는, 초미세 선단경을 갖는 복수의 원추형상의 캐소드 또는 그 열의 구조 및 제조방법에 관한 것이다.The present invention relates to a field emission type electron-emitting device and a method for manufacturing the same. More specifically, the resistance of the cathode tip is prevented by increasing the coupling force of the cathode by using a resistance layer, and also using the resistor layer described above. Therefore, the present invention relates to a structure and a manufacturing method of a plurality of conical cathodes or rows having ultra-fine tip diameters, by which current can flow only within a range of constant values, thereby obtaining uniform luminance.

이 발명의 전계 전자방출소자는 각종 표시소자, 광원, 증폭소자, 고속 스위칭 소자, 센서 등에 있어서 전자원으로서 유용하다.The field electron-emitting device of the present invention is useful as an electron source in various display devices, light sources, amplifiers, high speed switching devices, sensors, and the like.

종래의 텔레비젼 수상기의 음극선관(CRT)을 대신할 수 있는 표시장치로서, 벽걸이 텔레비젼 용도의 평면형 화상표시장치를 예컨대, 액정표시장치(LCD), 플라즈마 표시장치(PDP), 전계 전자방출소자(FED)등의 개발이 활발히 검토되고 있다.As a display device that can replace the cathode ray tube (CRT) of a conventional television receiver, a flat image display device for a wall-mounted television, for example, a liquid crystal display (LCD), a plasma display (PDP), an electric field emission device (FED) The development such as) is actively examined.

전계 전자방출소자는 화상표시에 필요한 단위화소 즉, 화소당 전자 발생원인 캐소드를 약 104~105Tips/mm2정도로 고집적화 시킴에 의해서 매우 높은 발광효율 및 휘도를 얻을 수 있으며, 소비전력이 낮기 때문에 향후 벽걸이 텔레비젼의 실현에 매우 적합한 표시소자로서 기대를 받고 있다.The field electron emission device achieves very high luminous efficiency and brightness by integrating the unit pixel necessary for image display, that is, the cathode which is the electron generating source per pixel at about 10 4 to 10 5 Tips / mm 2, and the power consumption is low. Therefore, it is expected to be a display device which is very suitable for the realization of wall-mounted TV in the future.

상기 한 전계 전자방출소자의 대표적인 구조예는 제 3 도에 도시되어 있다. 참조부호 31은 불순물이 고농도로 도우프되어서 고전도율을 갖는 기판이고, 이 기판(31)상에 형성이 된 절연층(34)중에 형성된 캐비티(35)내에는 전자 방출부로서 몰리브덴(Mo)으로 된 캐소드(36)가 형성이 되어 있다. 또한, 이 캐소드(36)를 둘러싸으며, 몰리브덴 박막으로 이루어진 게이트 전극(38)일 절연층(34)상에 피착되어 있다.A representative structural example of the above-mentioned field electron emitting device is shown in FIG. Reference numeral 31 denotes a substrate having high conductivity due to the doping of impurities at a high concentration, and in the cavity 35 formed in the insulating layer 34 formed on the substrate 31, molybdenum (Mo) as an electron emission portion. The formed cathode 36 is formed. In addition, the cathode 36 is surrounded and deposited on the insulating layer 34 as a gate electrode 38 made of a molybdenum thin film.

이 전계 전자방출소자에 의하면, 예컨대 기판(31)에 대하여 게이트 전극(38)을 수 10V로부터 수 100V의 범위로 바이어스 함으로써, 초미세선단경을 갖는 원추형의 캐소드(36), 팁(tip)과 게이트 전극(38) 사이에 106V/cm~107V/cm 정도의 전계가 발생되며, 그 결과, 캐소드(36)의 선단으로부터 총 수백 mA 정도의 전자방출을 얻을 수가 있다.According to the field electron-emitting device, for example, the gate electrode 38 is biased with respect to the substrate 31 in the range of several 10V to several 100V, thereby conical cathode 36, tip and gate having ultra fine short diameters. An electric field of about 10 6 V / cm to about 10 7 V / cm is generated between the electrodes 38, and as a result, electron emission of about several hundred mA can be obtained from the tip of the cathode 36.

제 4 도에는 이와같은 전계 전자방출소자를 전자원으로 이용한 종래 표시장치의 개략적인 사시도를 도시하고 있다(일본국 특개소 61-221783호 참조).FIG. 4 shows a schematic perspective view of a conventional display device using such an electric field electron-emitting device as an electron source (see Japanese Patent Laid-Open No. 61-221783).

제 4 도에 있어서, 하판 유리(40)상에는, 열(41)의 방향에 따라서 복수의 캐소드 전극(42)이 설치되고, 이 캐소드전극(42) 상에 원추형 전계방사 캐소드(46) 및 절연층(44)이 설치되어 있다. 또한, 이 절연층(44)상에는 행(45)의 방향에 따라서 복수의 게이트전극(48)이 설치되어 있다. 이 게이트 전극(48)의 원추형 전계방사 캐소드(46)에 대면하는 위치에는 캐비티 또는 구멍이 형성되어 있다.In FIG. 4, a plurality of cathode electrodes 42 are provided on the lower plate glass 40 along the direction of the row 41, and the conical field emission cathode 46 and the insulating layer are formed on the cathode electrodes 42. As shown in FIG. (44) is provided. In addition, a plurality of gate electrodes 48 are provided on the insulating layer 44 in the direction of the row 45. A cavity or a hole is formed at the position of the gate electrode 48 that faces the conical field emission cathode 46.

한편, 상판 유리(50)에는, 상기 상판 유리(50)와 대향하는 면에 투명 도전막(52), 형광체층(54)이 각각 베타형상으로 적층 피착되어 있다. 그리고, 하판 유리(40) 및 상판 유리(50)는 도시하지 않은 측면부재와 함께 진공기용의 외부를 구성하고 있다.On the other hand, the transparent conductive film 52 and the fluorescent substance layer 54 are laminated | stacked and deposited in the beta shape on the surface which opposes the said top glass 50 on the upper plate glass 50, respectively. And the lower plate glass 40 and the upper plate glass 50 comprise the exterior for vacuum machines with the side member which is not shown in figure.

이상과 같이 구성이 된, 종래의 전계 전자방출소자를 이용한 표시장치의 동작은 다음과 같다.The operation of the display device using the conventional field electron emission device constructed as described above is as follows.

상기 투명도전막(52)에는 포지티브 전위가 인가되어 있다. 표시신호에 응답하여, 열(41) 및 캐소드전극(42)과 행(45)의 게이트 전극(48)사이에 소정의 전위차를 부여한다. 그 전위차가 부여된 게이트 전극(48)과 상기 원추형 전계방사 캐소드(46)의 사이에 적당한 전계가 형성이 되어 원추형상의 선단부로 부터 전자가 방출이 된다. 그 전자는 게이트 전극(48)의 구멍 또는 캐비트로 부터 방출이 되어 대면하는 형광체층(54)에 충돌하고, 그 결과 이 형광체층(54)은 여기되어 발광한다.A positive potential is applied to the transparent conductive film 52. In response to the display signal, a predetermined potential difference is applied between the column 41 and the cathode electrode 42 and the gate electrode 48 of the row 45. An appropriate electric field is formed between the gate electrode 48 provided with the potential difference and the conical field emission cathode 46, and electrons are emitted from the tip of the conical shape. The electrons are emitted from a hole or a cavity of the gate electrode 48 and collide with the facing phosphor layer 54. As a result, the phosphor layer 54 is excited and emits light.

이상의 공작에 의하여 표시신호에 따라 화상이 표시된다.By the above operation, an image is displayed in accordance with the display signal.

상기한 바와 같은 종래의 전계 전자방출소자에 의하면, 캐소드(46) 선단 직경을 수 10nm 정도로 형성시킴에 의해 캐소드 선단에서의 전자방출에 필요한 고전계를 형성시키는 것에 있어서는 큰 문제가 없으나, 표시소자로서의 구동조건에서 있어서는 다음과 같이 불편이 생긴다.According to the conventional field electron-emitting device as described above, the formation of a high electric field required for electron emission at the cathode tip by forming the cathode 46 tip diameter of about 10 nm is not a problem, but as a display element. In driving conditions, inconveniences occur as follows.

즉, 수많은 캐소드의 선단에서 전자방출이 유도될 때, 소정 캐소드에서의 전류집중에 의해 그 캐소드의 선단부가 파괴 또는 마모되는 문제점 및 캐소드 선단에서의 전자방출 세기가 일정하지 않기 때문에, 발광휘도가 균일하지 않다는 문제점이 있다.In other words, when electron emission is induced at the tip of many cathodes, the problem is that the tip of the cathode is destroyed or worn by current concentration at a given cathode and the emission intensity at the tip of the cathode is not constant, so that the luminance is uniform. There is a problem that it does not.

또한, 전자방출을 유도하는 캐소드 선단과 캐소드 전극과의 결합력이 낮기 때문에 구동시 캐소드 선단이 탈락되어 제조수율을 저하시키는 요인이 되고 있다. 이러한 캐소드 선단의 탈락현상의 주요인은, 전계 전자방출소자의 제작을 위한 단계별 에칭공정에 있어서, 에칭재료가 캐소드와 캐소드전극과의 접촉부위로 침투하기 때문이다.In addition, since the bonding force between the cathode tip and the cathode electrode for inducing electron emission is low, the cathode tip is dropped during driving, which causes a decrease in the manufacturing yield. The main cause of the dropout of the cathode tip is that the etching material penetrates into the contact portion between the cathode and the cathode electrode in the stepwise etching process for manufacturing the field electron emission device.

이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 저항체층을 이용하여 캐소드의 결합력을 크게 하여 캐소드 팁의 탈락현상을 방지하고, 또한, 상기한 저항체층을 이용하여 전류가 일정한 값의 범위내에서만 흐르도록 함으로써 균일한 발광휘도를 얻을 수 있는 전계 전자방출소자를 제공하기 위한 것이다.An object of the present invention is to solve the above-mentioned conventional problems, by using a resistor layer to increase the coupling force of the cathode to prevent the dropping of the cathode tip, and by using the resistor layer of the current of a constant value It is to provide an electric field electron-emitting device that can obtain a uniform emission luminance by flowing only within the range.

이 발명의 다른 목적은, 캐소드 팁에서의 균일한 전자방출을 위하여 이 발명의 제조공정에 의해 형성된 적어도 하나의 캐소드를 갖는 전계 전자방출소자를 제공하는 것이다.Another object of the present invention is to provide a field electron-emitting device having at least one cathode formed by the manufacturing process of the present invention for uniform electron emission at the cathode tip.

상기한 목적을 달성하기 위한 이 발명의 전계 전자방출소자의 제조방법은, 하판유리 상부에 열의 방향에 따라서 적어도 하나의 캐소드 전극, 절연층 및 이 절연층상에 행의 방향에 따라서 적어도 하나의 게이트 전극을 차례로 적층한 후, 상기 게이트전극과 절연층의 소정 부위를 사진 식각하여 적어도 하나의 구멍 또는 캐비티를 형성하는 제 1 공정, 상기 제 1 공정을 통하여 형성된 샘플을 중심축에서 75°전후의 경사각도를 갖도록 회전시킴과 동시에 금속을 전자-빔 증착하여 분할층을 형성하는 제 2 공정, 상기 제 2 공정을 통해 구경(aperture)이 작아진 캐비티 또는 구멍을 통하여 제 2 공정과 같은 경사증착 방법을 캐소드 전극 상부에 평면선단을 갖는 피라미드 형상의 저항체층을 형성하는 제 3 공정, 상기 제 3 공정을 통하여 캐비티내에 형성된 저항체층의 상부에 제 3 공정과 동일한 방법으로 수십 nm 정도의 직경을 갖는 원추형 팁을 형성하는 제 4 공정, 및 상기 분할층을 포함하여 그 상부의 층들을 동시에 리프트-오프(lift-off)시키는 제 5 공정으로 이루어짐을 특징으로 한다.In order to achieve the above object, there is provided a method of manufacturing the field electron-emitting device according to the present invention, comprising: at least one cathode electrode, an insulating layer, and at least one gate electrode on the insulating layer, in accordance with the direction of the column on the lower plate glass; After sequentially stacking, the first step of forming at least one hole or cavity by photo etching the gate electrode and a predetermined portion of the insulating layer, the inclination angle of about 75 ° around the central axis of the sample formed through the first step The second step of forming a split layer by electron-beam evaporation of a metal while rotating so as to have a cathode, and a gradient deposition method such as a second process through a cavity or a hole having a smaller aperture through the second process, a cathode A third step of forming a pyramidal resistor layer having a planar tip on the electrode, and a resistor formed in the cavity through the third step A fourth process for forming a conical tip having a diameter of about several tens of nm in the same manner as the third process on top of the layer, and the agent for simultaneously lifting off the layers on the top including the divided layer; It is characterized by consisting of five processes.

이 발명의 다른 특징은 균일한 전자 방출을 위하여 상술한 제조공정을 통하여 형성된 적어도 하나의 전계 전자방출 캐소드 구조를 포함하는 것이다.Another feature of this invention is to include at least one field electron emission cathode structure formed through the above-described manufacturing process for uniform electron emission.

또한, 이 발명의 전자방출 캐소드 구조는 그 하단이 평면선단을 갖는 피라미드형상의 저항체층으로 형성되고, 그 선단은 원추형의 캐소드 팁으로 형성된다.In addition, the electron-emitting cathode structure of the present invention is formed of a pyramidal resistor layer having a bottom end thereof with a planar tip, and a tip end thereof is formed with a conical cathode tip.

또한, 상기 저항체층은 그 상부의 캐소드 팁과의 결합력 향상에 필요한 재질 예컨데, SiO2, In2O3또는 SnO2중의 어느 하나로 이루어짐을 특징으로 한다.In addition, the resistor layer is a material required for improving the bonding strength with the cathode tip, for example, characterized in that made of any one of SiO 2 , In 2 O 3 or SnO 2 .

이하, 이 발명이 속하는 기술분야에 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

제 1 도는 이 발명에 의한 전계 전자방출소자의 단면도를, 제 2a 도~제 2e 도는 제 1 도의 소자를 제조하기 위한 공정단면도를 도시한 것으로서, 도면 설명의 중복을 피하기 위해 동일한 부분은 동일부호를 부여하였다.1 is a cross-sectional view of the field electron-emitting device according to the present invention, a process cross-sectional view for manufacturing the device of FIGS. 2a to 2e or 1, the same parts are denoted by the same reference numerals in order to avoid duplication of description of the drawings. Given.

제 1 도에 있어서, 하판 유리(10)상에는, 열(row)의 방향에 따라서 복수의 캐소드 전극(12)이 형성되고, 이 캐소드전극(12) 상에는 전자 방출 캐소드(16) 및 절연층(14)이 형성된다. 또한, 이 절연층(14) 상에는 행(colume)의 방향에 따라서 복수의 게이트전극(18)이 형성되어 있고, 이 게이트 전극(18)과 캐소드(16)에 대면하는 위치에는 캐비트(15) 또는 구멍이 형성되어 있다.In FIG. 1, a plurality of cathode electrodes 12 are formed on the lower plate glass 10 in the row direction, and the electron emission cathode 16 and the insulating layer 14 are formed on the cathode electrodes 12. ) Is formed. In addition, a plurality of gate electrodes 18 are formed on the insulating layer 14 in the direction of a row, and the cavity 15 is positioned at a position facing the gate electrode 18 and the cathode 16. Or a hole is formed.

이때, 상기 전자방출 캐소드(16)는 단일 성분으로 구성된 단일층이 아니라 하단부와 상단부가 서로 다른 성분의 다층 구조를 갖는다. 다층 캐소드 구조는 후술될 것이다.In this case, the electron-emitting cathode 16 has a multilayer structure of different components from the lower end and the upper end, rather than a single layer composed of a single component. The multilayer cathode structure will be described later.

제 2a 도 내지 제 2e 도는 이 발명의 다층 캐소드 구조를 제조하는 가장 바람직한 실시예를 도시한다.Figures 2a to 2e show the most preferred embodiment for producing the multilayer cathode structure of this invention.

제 2a 도는 캐소드전극(12), 절연층(14), 게이트전극(18)이 하판유리(10)상에 순차 적층된 샘플에서 먼저, 구멍 또는 캐비티(15)를 형성시키는 제 1 공정을 나타낸 것이다.FIG. 2A shows a first process of forming a hole or cavity 15 in a sample in which the cathode electrode 12, the insulating layer 14, and the gate electrode 18 are sequentially stacked on the lower glass 10. FIG. .

상기 캐소드 전극(12)은 하판유리(10)위에 열(row)의 방향에 따라서 선폭 약 200μm, 선간격 약 100μm의 패턴을 갖는 선 전극군으로 형성되며, 그 성분은 알루미늄(Al), 크롬(Cr) 또는 몰리브덴(Mo)등의 금속을 2000~4000Å의 두께를 갖도록 피착한 것이다.The cathode electrode 12 is formed of a line electrode group having a pattern having a line width of about 200 μm and a line interval of about 100 μm according to a row direction on the lower glass 10, and the components thereof include aluminum (Al) and chromium ( A metal such as Cr) or molybdenum (Mo) is deposited to have a thickness of 2000 to 4000 mm 3.

또한, 상기 절연층(14)은 SiO2을 1μm~1.5μm의 두께를 갖도록 반도체 제조에 통상적으로 사용되는 전자-빔 증착기 또는 스퍼터 장치를 사용하여 피착한 것이다. 이 절연층(12)의 두께값에 따라서 상기 게이트 전극(18)과 캐소드 전극(12)간의 거리가 결정되며, 캐소드 팁의 높이 설정에 영향을 주게된다. 상기 게이트 전극(18)은 회구금속 예컨대, 몰리브덴(Mo), 텅스텐(W), 또는 니오븀(Nb)등을 4000Å 정도의 두께로 피착한 것이다. 또한, 상기 구멍(15)은 사진식각 기술에 의해 형성되는데 예를들어, 제 1a 도에 도시된 프로필로 나타나도록 이방성 에칭, 등방성 에칭, 반응성 이온 에칭, 플라즈마 에칭 또는 습식 에칭을 포함하는 집단에서 설정된 에칭 기술을 이용하여 선택적으로 에칭된다.In addition, the insulating layer 14 is deposited by using an electron-beam evaporator or sputtering apparatus commonly used in semiconductor manufacturing so that SiO 2 has a thickness of 1 μm to 1.5 μm. The distance between the gate electrode 18 and the cathode electrode 12 is determined according to the thickness value of the insulating layer 12, and affects the height setting of the cathode tip. The gate electrode 18 is formed by depositing a metal such as molybdenum (Mo), tungsten (W), or niobium (Nb) to a thickness of about 4000 kPa. Further, the hole 15 is formed by a photolithography technique, for example, set up in a group including anisotropic etching, isotropic etching, reactive ion etching, plasma etching or wet etching so as to appear in the profile shown in FIG. 1a. It is selectively etched using an etching technique.

제 2b 도는 상기 제 1 공정을 통하여 형성된 샘플을 중심축으로 75°전후의 경사각도를 갖도록 회전시키면서 니켈(Ni) 또는 알루미늄(Al)을 상기 게이트 전극(18)의 표면상에 경사 증착시켜 분할층(22)을 형성시키는 제 2 공정을 도시한 것이다. 이러한 제 2 공정을 통하여 형성된 분할층(22)은 구멍(15)의 구경을 조절함으로써, 후공정에서 형성될 캐소드 팁의 직경을 수십 나노메타(nm)로 미세하게 형성시킬 수가 있게 된다. 이때에도 역시 전자-빔 증착기술을 사용한다.FIG. 2B shows a partition layer formed by tilting and depositing nickel (Ni) or aluminum (Al) on the surface of the gate electrode 18 while rotating the sample formed through the first process to have a tilt angle of about 75 ° around the central axis. 2nd process of forming (22) is shown. The dividing layer 22 formed through the second process can finely form the diameter of the cathode tip to be formed in the later process by several tens of nanometers (nm) by adjusting the aperture of the hole 15. Again, electron-beam deposition techniques are used.

제 3 공정은 상기 제 2 공정을 통하여 구경이 작아진 구멍(15)을 통하여 제 2 공정과 같은 경사증착 방법으로 상기 캐소드 전극(12) 상부에 평면선단을 갖는 피라미드 형상의 저항체층(24)을 형성하는 공정이다(제 2c 도). 이때, 상기 저항체층(24)과 동시에 분할층(22) 상부에 형성되어지는 장벽층(24')은 저항체층(24)과 동일높이로 형성되며, 저항체층(24)은 SiO2, In2O3또는 SnO2이 역시 전자-빔 증착된다.In the third process, a pyramidal resistor layer 24 having a planar tip is formed on the cathode electrode 12 by the same deposition process as the second process through the hole 15 having a smaller aperture through the second process. It is a process of forming (FIG. 2C). In this case, the barrier layer 24 ′ formed on the division layer 22 simultaneously with the resistor layer 24 is formed at the same height as the resistor layer 24, and the resistor layer 24 is formed of SiO 2 , In 2. O 3 or SnO 2 is also electron-beam deposited.

제 4 공정은 캐소드 팁(26) 형성공정으로서, 제 3 공정과 동일한 방법으로 구멍(15)을 통하여 구멍내의 저항체층(24) 상부에 수십 nm 정도의 직경을 갖는 원추형 캐소드 팁(26)을 형성한다(제 2d 도). 상기 캐소드 팁(26)의 형성물질은 몰리브덴(Mo) 또는 텅스텐(W)이며, 그 직경은 약 20~50nm 정도이다. 이때, 캐소드 팁(26)의 첨예화는 장벽층(26')이 완전히 덮여지는 시점에서 형성되게 된다.The fourth step is to form the cathode tip 26, and in the same manner as the third step, a conical cathode tip 26 having a diameter of about several tens nm is formed on the resistor layer 24 in the hole through the hole 15. (Fig. 2d). The material forming the cathode tip 26 is molybdenum (Mo) or tungsten (W), the diameter is about 20 ~ 50nm. At this time, the sharpening of the cathode tip 26 is formed when the barrier layer 26 'is completely covered.

최종적으로, 제 2e 도는 분할층(22)과 그 상부의 장벽층들(24')(26')을 제거한 제 5 공정을 도시한 것이다. 상기한 층들(22,24',26')은 통상의 리프트-오프(lift-off) 공정을 통하여 동시에 제거된다.Finally, FIG. 2E shows a fifth process with the partition layer 22 and the barrier layers 24 'and 26' thereon removed. The layers 22, 24 ', 26' are simultaneously removed through a conventional lift-off process.

한편, 상판 유리에는, 제 4 도에 도시한 바와같이, 상기 하판 유리(10)와 대향하는 면에 투명도전막, 형광체층이 각각 베타형상으로 적층 피착되어 있다. 그리고, 하판유리 및 상판유리는 도시하지 않은 측면부재와 동시에 진공기의 외부를 구성한다.On the other hand, as shown in FIG. 4, the transparent glass and the phosphor layer are laminated and deposited in beta shape on the surface facing the lower glass 10, as shown in FIG. In addition, the lower glass and the upper glass constitute the outside of the vacuum chamber at the same time as the side member (not shown).

부차적으로, 상기 상판 유리의 제조공정을 간단히 살펴보면, 먼저 상판유리위에 포지티브 전위가 인가되는 애노드 전극인 투명 도전막이 2000~3000Å 정도의 두께로 스퍼터링 증착된다. 그 다음, 후막 형성용 스크린 인쇄법이나 슬러리 방식으로 형광체(ZnO : Zn)를 도포하여 형광체층을 형성한다. 이때, 그 응용분야가 칼라 표시인 경우는 녹색형광체(Zn0.65Cd0.35S : Ag,Cl), 황색형광체(Zn0.2Cd0.8S : Ag,Cl), 청색형광체(ZnS : Ag,Cl)를 각각 사용한다.Incidentally, briefly looking at the manufacturing process of the upper glass, a transparent conductive film, which is an anode electrode to which a positive potential is applied, is sputter-deposited on the upper glass. Subsequently, a phosphor layer (ZnO: Zn) is applied by a screen printing method or a slurry method for thick film formation to form a phosphor layer. In this case, when the application field is a color display, green phosphors (Zn 0.65 Cd 0.35 S: Ag, Cl), yellow phosphors (Zn 0.2 Cd 0.8 S: Ag, Cl), and blue phosphors (ZnS: Ag, Cl) are respectively used. use.

측면부재는 형광체층 표면과 게이트전극(18) 표면과의 간격이 200μm 정도로 유지될 수 있도록 후막 스크린인쇄 방법으로 형성시킨다. 그후, 플릿 페이스트를 사용하여 상,하판 및 측면부재를 기밀 봉착시킨 다음, 열소성하여 플릿을 용융 봉착시킨다. 상기 공정을 통하여 기밀 봉착된 패널내부는 배기관을 통하여 1.0×106Torr 정도로 고진공화된 다음, 패널 외부의 구동회로부와 전기적으로 연결시키면 이 발명의 전자방출표시소자의 제작이 완료된다.The side member is formed by a thick film screen printing method so that the distance between the surface of the phosphor layer and the surface of the gate electrode 18 can be maintained at about 200 μm. Thereafter, the fleet paste is hermetically sealed to the upper and lower plates and the side members, and then heat-fired to melt-seal the flits. The inside of the airtightly sealed panel through the above process is highly vacuumed at 1.0 × 10 6 Torr through an exhaust pipe, and then electrically connected to a drive circuit unit outside the panel, thereby completing the manufacture of the electron emission display device of the present invention.

이상의 공정을 통하여 제작된 표시장치의 동작은 다음과 같다.The operation of the display device manufactured through the above process is as follows.

표시신호에 응답하여, 열 방향의 캐소드전극군과 행방향의 게이트전극군 사이에 소정의 전위차를 부여하여 화소 또는 원추형 전계방사 캐소드를 매트릭스 구동시킴으로써, 원하는 화소로부터 방출된 전자가 대면하는 형광체층에 충돌 발광하여 표시신호에 따른 화상이 표시된다. 여기서, 상기 게이트 전극과 캐소드 전극과의 전위차는 통상 80V 전,후로 유지되며, 애노드 전극은 투명 도전막에는 약 200V 정도의 전압이 인가될 수 있다.In response to the display signal, a pixel or conical field emission cathode is matrix driven by applying a predetermined potential difference between the cathode electrode group in the column direction and the gate electrode group in the row direction, so that the electrons emitted from the desired pixel face the phosphor layer. By collision light emission, an image corresponding to the display signal is displayed. Here, the potential difference between the gate electrode and the cathode electrode is maintained before and after 80V, and the anode electrode may be applied with a voltage of about 200V to the transparent conductive film.

이상에서 설명한 바와같이, 이 발명에 의하면 캐소드에 흐르는 전류값을 일정한 범위내로 조절함으로써, 소정 부위에 과도하게 인가되는 전류집중에 의한 캐소드의 선단파괴 문제점을 해결하여 발광휘도의 균일성과 캐소드 선단의 안정성을 도모할 수 있다. 또한, 캐소드의 결합력을 증가시켜 전계방출 캐소드 선단부의 탈락현상을 방지할 수 있다.As described above, according to the present invention, by controlling the current value flowing through the cathode within a certain range, the problem of tip breakage of the cathode due to excessive concentration of current applied to a predetermined portion is solved, thereby ensuring uniformity of luminance and stability of cathode tip. Can be planned. In addition, it is possible to prevent the dropout of the field emission cathode tip by increasing the bonding force of the cathode.

Claims (4)

하판유리 상부에, 열의 방향에 따라서 적어도 하나의 캐소드 전극, 절연층 및 이 절연층상에 행의 방향에 따라서 적어도 하나의 게이트 전극을 차례로 적층한 후, 상기 게이트 전극과 절연층의 소정 부위를 사 식각하여 적어도 하나의 구멍 또는 캐비티를 형성하는 제 1 공정과, 상기 제 1 공정을 통하여 형성된 샘플을 중심축에서 75°전후의 경사각도를 갖도록 회전시킴과 동시에, 금속을 전자-빔 증착하여 분할층을 형성하는 제 2 공정과, 상기 제 2 공정을 통해 직경이 작아진 캐비티 또는 구멍을 통하여, 제 2 공정과 같은 경사 증착 방법으로 캐소드 전극 상부에 평면선단을 갖는 피라미드 형상의 저항체층을 형성하는 제 3 공정과, 상기 제 3 공정을 통하여 캐비티내에 형성된 저항체층의 상부에 제 3 공정과 동일한 방법으로 초미세 직경을 갖는 원추형 전계 방사 캐소드 팁을 형성하는 제 4 공정과, 상기 분할층을 포함하여 그 상부의 층들을 동시에 리프트-오프(lift-off)시키는 제 5 공정으로 이루어짐을 특징으로 하는 전계 전자방출소자의 제조방법.At least one cathode electrode, an insulating layer, and at least one gate electrode are sequentially stacked on the insulating layer according to the row direction on the lower glass, and then the gate electrode and a predetermined portion of the insulating layer are etched. The first step of forming at least one hole or cavity, and rotating the sample formed through the first step to have an inclination angle of about 75 ° from the central axis, and simultaneously depositing a metal by electron-beam deposition. A third step of forming a pyramidal resistor layer having a planar tip on the cathode electrode by a gradient deposition method similar to the second step through a second step of forming and a cavity or hole having a smaller diameter through the second step; A conical shape having an ultra-fine diameter in the same manner as the third process on the upper portion of the resistor layer formed in the cavity through the process and the third process; And a fourth step of forming a system emission cathode tip, and a fifth step of simultaneously lifting-off layers including the division layer thereon. 제 1 항에 있어서, 상기 저항체층은 SiO2, In2O3또는 SnO2중의 어느 하나로 이루어짐을 특징으로 하는 전계 전자방출소자의 제조방법.The method of claim 1, wherein the resistor layer is made of SiO 2 , In 2 O 3, or SnO 2 . 하판 유리상에 열의 방향에 따라서 형성된 캐소드 전극군과, 상기 캐소드 전극군의 상부에 형성된 복수의 캐소드와 절연층, 그리고 상기 절연층 상부에 행의 방향에 따라 형성된 게이트 전극군으로 구성된 전계 전자방출소자에 있어서, 상기 전계방사 캐소드는, 그 하단이 평면선단을 갖는 파라미드 형상의 저항체층으로 형성되고, 그 상단이 원추형의 캐소드 팁으로 된 것을 특징으로 하는 전계 전자방출소자.And a cathode electrode group formed on the bottom glass in the direction of the column, a plurality of cathodes and insulating layers formed on the cathode electrode group, and a gate electrode group formed on the insulating layer in the row direction. The field emission cathode according to claim 1, wherein the field emission cathode is formed of a paramid-shaped resistor layer having a planar tip at its lower end, and an upper end thereof is a conical cathode tip. 제 3 항에 있어서, 상기 저항체층은 SiO2, In2O3또는 SnO2중의 어느 하나로 이루어짐을 특징으로 하는 전계 전자방출소자.4. The field electron emission device of claim 3, wherein the resistor layer is made of any one of SiO 2 , In 2 O 3, and SnO 2 .
KR1019920016162A 1992-09-04 1992-09-04 Eld element and its manufacturing method KR970010990B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920016162A KR970010990B1 (en) 1992-09-04 1992-09-04 Eld element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920016162A KR970010990B1 (en) 1992-09-04 1992-09-04 Eld element and its manufacturing method

Publications (2)

Publication Number Publication Date
KR940008537A KR940008537A (en) 1994-04-29
KR970010990B1 true KR970010990B1 (en) 1997-07-05

Family

ID=19339118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016162A KR970010990B1 (en) 1992-09-04 1992-09-04 Eld element and its manufacturing method

Country Status (1)

Country Link
KR (1) KR970010990B1 (en)

Also Published As

Publication number Publication date
KR940008537A (en) 1994-04-29

Similar Documents

Publication Publication Date Title
US6359383B1 (en) Field emission display device equipped with nanotube emitters and method for fabricating
US6448709B1 (en) Field emission display panel having diode structure and method for fabricating
US7156715B2 (en) Triode structure of field emission display and fabrication method thereof
US6590320B1 (en) Thin-film planar edge-emitter field emission flat panel display
US5507676A (en) Cluster arrangement of field emission microtips on ballast layer
US6541906B2 (en) Field emission display panel equipped with a dual-layer cathode and an anode on the same substrate and method for fabrication
US7612493B2 (en) Electron emission device with improved focusing of electron beams
KR100597056B1 (en) Large-area fed apparatus and method for making same
US5676578A (en) Soft luminescence of field emission display
KR100343222B1 (en) Method for fabricating field emission display
US6116975A (en) Field emission cathode manufacturing method
US5880554A (en) Soft luminescence of field emission display
US6750604B2 (en) Field emission display panels incorporating cathodes having narrow nanotube emitters formed on dielectric layers
US6486599B2 (en) Field emission display panel equipped with two cathodes and an anode
US5527200A (en) Method for making a silicon field emission emitter
JP3253683B2 (en) Method of manufacturing field emission cold cathode plate
US5838103A (en) Field emission display with increased emission efficiency and tip-adhesion
US5480843A (en) Method for making a field emission device
US5538450A (en) Method of forming a size-arrayed emitter matrix for use in a flat panel display
KR20010062703A (en) Field emission cathode, electron emission device and electron emission device manufacturing method
KR970010990B1 (en) Eld element and its manufacturing method
JP2856672B2 (en) Field electron emission device and method of manufacturing the same
KR100343212B1 (en) Horizontal field emission display and fabricating method thereof
KR100326218B1 (en) Field Emission Display Device and Method of Fabricating the same
KR20020039699A (en) A field emission display and manufacturing method for it

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110926

Year of fee payment: 15

EXPY Expiration of term