KR970009853B1 - Lcd driving circuit - Google Patents

Lcd driving circuit Download PDF

Info

Publication number
KR970009853B1
KR970009853B1 KR1019940028912A KR19940028912A KR970009853B1 KR 970009853 B1 KR970009853 B1 KR 970009853B1 KR 1019940028912 A KR1019940028912 A KR 1019940028912A KR 19940028912 A KR19940028912 A KR 19940028912A KR 970009853 B1 KR970009853 B1 KR 970009853B1
Authority
KR
South Korea
Prior art keywords
signal
gate
display
margin
clock
Prior art date
Application number
KR1019940028912A
Other languages
Korean (ko)
Other versions
KR960019055A (en
Inventor
김희철
Original Assignee
엘지전자 주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 이헌조 filed Critical 엘지전자 주식회사
Priority to KR1019940028912A priority Critical patent/KR970009853B1/en
Publication of KR960019055A publication Critical patent/KR960019055A/en
Application granted granted Critical
Publication of KR970009853B1 publication Critical patent/KR970009853B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

a source driving part which memories I line data by receiving video data at every one pixel in sequence whenever a shift clock is increased, and displays a gate signal if the gate signal is 'ON'; a gate driving part to shift a gate start signal in sequence according to a gate clock; and a mode setting part to control a start position and an end position, where an image is displayed, by applying a start pulse to the source driving part and to the gate driving part.

Description

액정표시장치의 구동회로Driving circuit of liquid crystal display device

제1도는 종래의 기술에 의한 액정표시장치의 구성블럭도.1 is a block diagram of a liquid crystal display device according to the related art.

제2도는 제1도의 소스 및 게이트 구동부의 상세 구성도.FIG. 2 is a detailed configuration diagram of the source and gate driver of FIG. 1. FIG.

제3도는 종래의 기술에 의한 액정표시장치의 화면구성도.3 is a screen configuration diagram of a liquid crystal display device according to the prior art.

제4도는 본 발명에 의한 액정표시장치의 구성블럭도.4 is a block diagram of a liquid crystal display device according to the present invention.

제5도는 제4도의 소스 및 게이트 구동부의 상세 구성도.FIG. 5 is a detailed configuration diagram of the source and gate driver of FIG. 4. FIG.

제6도는 제5도의 입출력신호의 동작타이밍도.6 is an operation timing diagram of an input / output signal of FIG.

제7도는 제5도의 모드 설정부의 상세 구성도.7 is a detailed configuration diagram of the mode setting unit of FIG. 5.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 모드 설정부 30 : 게이트 구동부20: mode setting unit 30: gate driver

40 : 소스 구동부 50 : 액정패널40: source driver 50: liquid crystal panel

본 발명은 액정표시장치의 구동회로에 관한 것으로, 특히 표시하고자 하는 신호화면이 실제 화면이 표시되는 액정패널보다 작은 경우 화면을 위치시키기 위한 액정표시장치의 구동회로에 관한 것이다.The present invention relates to a driving circuit of a liquid crystal display device, and more particularly, to a driving circuit of a liquid crystal display device for positioning a screen when a signal screen to be displayed is smaller than a liquid crystal panel on which an actual screen is displayed.

일반적으로 액정표시장치, 제1도에 도시한 바와 같이 실제 화면이 표시되는 액정패널(3)과, 상기 액정패널(3)을 구동하기 위한 구동부로 구성되며, 상기 구동부의 경우 종래에는 소스 스타트 신호 및 쉬프트 클럭(shift clock)을 입력하는 소스 구동부(1) 및 게이트 스타트 신호 및 스프트 클럭을 입력으로 하는 게이트 구동부(2)로 구성된다.Generally, a liquid crystal display device, comprising a liquid crystal panel 3 on which an actual screen is displayed as shown in FIG. 1, and a driving unit for driving the liquid crystal panel 3, and in the case of the driving unit, a source start signal is conventionally used. And a source driver 1 for inputting a shift clock and a gate driver 2 for inputting a gate start signal and a shift clock.

그리고 상기 소스 및 게이트 구동부(1,2)의 상체구성 및 동작을 살펴보면, 제2도에 도시한 바와 같이 레벨 쉬프터(4)와 스프트 레지스터(5)로 구성되며, 소스구동부(1)의 경우 상기 스프트 클럭이 상승할때마다 순차적으로 한 화소씩의 비디오 데이타를 인가받아 1라인분의 데이타를 기억시켰다가 게이트 신호가 온되는 순간 1라인분의 데이타를 일시에 표시하며 이러한 동작을 1라인부터 마지막 라인까지 반복한 후 다시 1라인으로 되돌아가도록 되어 있다.In addition, referring to the upper body configuration and operation of the source and gate drivers 1 and 2, as shown in FIG. 2, the level shifter 4 and the shift register 5 are configured, and in the case of the source driver 1. Each time the clock goes up, video data of one pixel is sequentially applied to store one line of data, and one line of data is displayed at the moment when the gate signal is turned on. After repeating from to the last line, it returns to line 1.

또한 상기 게이트 구동부(2)는, 게이트 스타트펄스를 입력받아 동작을 시작하며 게이트 클럭이 인가됨에 따라 게이트 온(on)신호가 클럭의 속도에 맞추어 순차적으로 계속이동을 하게 되어 수직라인이 표시하도록 되어있다.In addition, the gate driver 2 receives a gate start pulse to start an operation, and as the gate clock is applied, the gate on signal continuously moves in accordance with the speed of the clock to display a vertical line. have.

그러나 상기와 같은 종래의 액정표시장치는, 표시화면 크기가 상기 액정패널의 크기보다 작은 경우, 예를 들어 1280×1024화소의 액정패널에 1280×768의 비디오신호를 인가하게 되면 수평라인은 256라인, 수직라인을 256라인 모자라게 되어 제3도의(a)도에 도시한 바와 같이 화면이 한쪽으로 치우쳐 액정패널의 중앙에 화면(12)이 표시되지 않거나, 비디오신호의 수직동기신호내에 수평동기신호의 갯수가 액정패널의 수직라인 갯수보다 작으면 (b)도에 도시한 바와 같이 화면의 여백부분(13)에 표시화상의 일부분(12′)이 중복되어 나타남으로써 화면의 여백표시가 불가능하다.However, in the conventional liquid crystal display device as described above, when the display screen size is smaller than the size of the liquid crystal panel, for example, when a 1280 × 768 video signal is applied to the liquid crystal panel of 1280 × 1024 pixels, the horizontal line is 256 lines. If the vertical line is short of 256 lines and the screen is oriented to one side as shown in FIG. 3A, the screen 12 is not displayed in the center of the liquid crystal panel or the horizontal sync signal is If the number is smaller than the number of vertical lines of the liquid crystal panel, as shown in (b) of FIG. 3, a portion 12 ′ of the display image overlaps with the margin portion 13 of the screen, thereby making it impossible to display the margin of the screen.

즉, 종래에는 스타트 펄스를 스프트 레지스터의 첫단에만 인가함으로써 액정패널에서 화상의 시작위치가 항상 첫번째 화소부터 시작되기 때문에, 상기한 바와 같이 표시신호화면의 크기가 액정패널보다 작거나 비디오신호의 수직동기신호내에 수평동기신호의 갯수가 액정패널의 수직라인 갯수보다 작으면 화면의 여백표시나 여백부분의 흑색표시가 불가능한 문제점이 있다.That is, since the start position of the image always starts from the first pixel in the liquid crystal panel by applying the start pulse only to the first end of the shift register, the size of the display signal screen is smaller than that of the liquid crystal panel or vertical of the video signal as described above. If the number of horizontal synchronization signals in the synchronization signal is smaller than the number of vertical lines in the liquid crystal panel, there is a problem in that blank display of the screen or black display of the blank area is impossible.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 입력되는 신호모드에 따라 스타트 신호의 인가위치를 변경하여 화상의 시작위치와 끝위치를 재설정함으로써 화상을 화면의 중앙에 위치시킬 수 있는 액정표시장치의 구동회로를 제공하는 것이다.Accordingly, an object of the present invention is to change the application position of the start signal in accordance with the input signal mode to solve the above problems by resetting the start position and end position of the image liquid crystal display that can be positioned in the center of the screen It is to provide a driving circuit of the device.

상기 목적을 달성하기 위한 본 발명의 액정표시장치의 구동회로는, 쉬프트 클럭이 상승할때마다 순차적으로 1화소씩의 비디오 데이타를 인가받아 1라인 데이타 기억하고, 게이트 신호가 온되면 이를 표시하도록 하는 소스 구동부와, 게이트 클럭에 따라 게이트 스타트 펄스를 순차적으로 이동시키기 위한 게이트 구동부와, 입력되는 신호모드에 따라 상기 소스 구동부 및 게이트 구동부에 스타트 펄스를 인가하여 화상이 표시되는 시작위치와 끝위치를 제어하기 위한 모드 설정부를 포함하여 구성된 것을 특징으로 한다.The driving circuit of the liquid crystal display device of the present invention for achieving the above object is to store one line of data by sequentially receiving one pixel of video data every time the shift clock is raised, and to display it when the gate signal is turned on. A source driver, a gate driver for sequentially moving a gate start pulse according to a gate clock, and a start pulse is applied to the source driver and the gate driver according to an input signal mode to control a start position and an end position at which an image is displayed. Characterized in that it comprises a mode setting unit for.

이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

본 발명의 액정표시장치의 구동회로는, 제4도 및 제5도에 도시한 바와 같이 스타트 펄스 발생부(31)로부터 발생된 스타트 펄스를 하나씩 쉬프트 시키기 위한 쉬프트 레지스터(32) 및 화상표시영역 이외의 부분을 흑색으로 표시하기 위한 여백표시부(33)로 구성된 게이트 구동부(30)와, 상기 게이트 구동부(30)와 동일하게 스타트 펄스 발생부(41), 쉬프트 레지스터(42) 및 여백표시부(43)로 구성되며 스프트 클럭의 속도가 상기 게이트 구동부에 인가되는 쉬프트 클럭보다 매우 고속으로 동작하는 소스 구동부(40)와, 상기 소스 구동부(40)와 게이트 구동부(30)의 스타트 신호의 인가위치를 입력모드에 따라 다른 위치에 인가하기 위한 모드 설정부(20) 및 실제 화상을 표시하기 위한 액정패널(50)로 구성된다.The driving circuit of the liquid crystal display device of the present invention has a shift register 32 and an image display area for shifting the start pulses generated by the start pulse generator 31 one by one, as shown in FIGS. 4 and 5. The gate driver 30 includes a margin display unit 33 for displaying a portion of the black in black, and the start pulse generator 41, the shift register 42, and the margin display unit 43 are similar to the gate driver 30. And a source driver 40 which operates at a much higher speed than the shift clock applied to the gate driver, and an application position of the start signal of the source driver 40 and the gate driver 30. And a liquid crystal panel 50 for displaying an actual image and a mode setting unit 20 for applying to different positions depending on the mode.

이때 상기 모드 설정부는, 제5도에 도시한 바와 같이 수평동기신호에 따라 클럭신호를 발생시키기 위한 클럭발생부(24)와, 모드신호를 입력으로하여 여백표시신호(A′,B′,C′,D′)를 발생하기 위한 디코더(21)와, 상기 수평동기신호 및 수직동기신호를 카운트하며, 그 결과를 상기 디코더(21)에 인가하여 정해진 위치에서 스타트 펄스(A,B,C,D)와 여백표시신호가 발생하도록 하기 위한 카운터(23)와, 상기 디코더(21)의 디코딩 결과를 입력으로하여 각 모드에 적합한 위치에서 스타트 펄스를 발생시키기 위한 래치(22)를 포함하여 구성되며, 입력되는 모드신호(a,b)에 따라 그 모드의 화상이 시작되는 위치에 스타트 신호를 인가하는데, 예를들면 모드를 다음의 표와 같이 A,B,C,D 4개로 구분하는 경우, D의 EWS의 액정패널에 XGA의 신호가 인가되면 액정패널의 128번째 라인부터 동작을 시작해야 하고, VGA2의 신호가 인가되면 112번째 라인부터 동작을 시작해야 하며, VGA3의 신호가 인가되면 32번째 라인부터 동작을 시작해야 화면의 중앙에 화상이 표시된다.In this case, as shown in FIG. 5, the mode setting unit includes a clock generator 24 for generating a clock signal according to the horizontal synchronization signal, and a mode signal as input and blank display signals A ', B', and C. FIG. A decoder 21 for generating ′, D ′, the horizontal sync signal and the vertical sync signal are counted, and the result is applied to the decoder 21 to start pulses A, B, C, D) and a counter 23 for generating a margin display signal, and a latch 22 for generating a start pulse at a position suitable for each mode by inputting the decoding result of the decoder 21, When the start signal is applied to the position at which the image of the mode starts according to the input mode signal (a, b), for example, the mode is divided into four A, B, C, and D as shown in the following table. When XGA signal is applied to the liquid crystal panel of EWS of D, If the signal of VGA2 is applied, the operation must be started from the line, and the operation must be started from the 112th line. If the signal of the VGA3 is applied, the operation must be started from the 32nd line before the image is displayed in the center of the screen.

그리고, 상기 각각의 여백표시부는 그 구성이 동일하므로 상기 게이트 구동부의 여백표시부(33)를 예를 들어 설명하면, 제6도에 도시한 바와 같은 여백전(前)단부를 흑색으로 표시하기 위한 여백전단표시부(33′)와 제7도에 도시한 바와 같은 여백후(後)단부를 흑색으로 표시하기 위한 여백후단표시부(33″)로 나눌 수 있으며, 먼저 상기 여백전단표시부는 상기 모드 설정부(20)에서 출력되는 여백표시신호(A′,B′,C′)를 제어신호로 하여 게이트 라인을 접지측(V) 또는 상기 쉬프트 레지스터에 연결하기 위한 복수개의 스위치(SW1~SW6)와, 입력모드에 따라 선택된 게이트라인 뒤의 쉬프트 레지스터의 출력을 전달하지 않도록 하기 위한 다이오드(34)로 구성되며, 여백후단표시부는 제7도에 도시한 바와 같이 게이트 쉬프트 클럭이 계속 인가되면 쉬프트 레지스터의 출력이 순차적으로 계속 전달되므로 이를 방지하기 위해 각 모드별로 선택되는 게이트 라인의 쉬프트 레지스터 앞에 3상 버퍼(35)를 연결하며, 동작은 다음과 같다.In addition, since each of the blank display parts has the same configuration, the blank display part 33 of the gate driver is described by way of example, and the blanks for displaying the pre-margin ends as shown in FIG. 6 are black. The front end display part 33 'and the rear end part display part 33 " for displaying the rear end part of the blank as shown in FIG. 7 can be divided into black. A plurality of switches (SW1 to SW6) for connecting the gate line to the ground side (V) or the shift register by using the margin display signals A ', B', and C 'outputted from the control unit 20 as a control signal; And a diode 34 for preventing the output of the shift register behind the gate line selected in accordance with the mode. The margin rear end display portion shows the shift register when the gate shift clock is continuously applied as shown in FIG. Output is connected to the 3-phase buffer 35 in front of the shift register of the gate lines is selected in each mode in order to prevent this, therefore it continues to flow sequentially, and operation is as follows.

즉, 제8도에 도시한 바와 같이, (a)도와 (b)도의 수직 및 수평동기신호가 인가되면 카운터에서 상기 수평동기신호를 카운트하여 정해진 위치에서 스타트 펄스와 여백표시신호를 인가하도록 셋팅하며, 이에 따라 (c)도와 같은 화상신호에 따라 화상신호가 없는 부분은 (d)도의 여백 표시신화가 먼저 인가되어 (e)도에 도시한 바와 같이 게이트의 출력을 온시켜 여백부분을 흑색으로 표시한 후 다음 클럭에서 (f)도의 스타트 펄스를 인가하여 쉬프트레지스터를 구동함으로써 화상을 표시하고, 후단부의 여백부분도 (g)도 및 (h)도에 도시한 바와 같이 게이트의 출력을 상기 전단부의 여백부분과 동시에 온시킴으로써 제9도에서 볼 수 있듯이 화상은 화면의 중앙에, 여백(50)은 흑색으로 표시한다.That is, as shown in FIG. 8, when the vertical and horizontal synchronous signals of (a) and (b) are applied, the horizontal synchronous signals are counted by a counter and set to apply a start pulse and a margin display signal at a predetermined position. As a result, a blank display myth of (d) is first applied to a portion without an image signal according to an image signal such as (c), and the output of the gate is turned on as shown in (e) to display the margin as black. Then, at the next clock, a start pulse of (f) is applied to drive the shift register to display an image, and as shown in (g) and (h) of the margin part of the rear end, the output of the gate is By turning on at the same time as the margin part, as shown in FIG. 9, the image is displayed in the center of the screen and the margin 50 is displayed in black.

이상에서와 같이 본 발명에 의하면, 입력되는 다양한 화상신호의 모드에 따라 스타트 신호의 인가위치를 변경하여 화상의 시작위치와 끝위치를 재설정하고 이에 따라 화상은 화면의 중앙에 위치시키며, 화상외의 여백부분은 흑색으로 표시함으로써 구동 클럭속도의 증가를 위한 별도의 회로가 필요없으며, 실제 화면크기와 입력되는 비디오신호화면의 크기에 관계없이 양질의 화상을 제공할 수 있는 효과가 있다.As described above, according to the present invention, the start position and the end position of the image are reset by changing the application position of the start signal according to the various image signal modes to be input. Since the part is displayed in black, a separate circuit for increasing the driving clock speed is not required, and the high quality image can be provided regardless of the actual screen size and the size of the input video signal screen.

Claims (4)

쉬프트 클럭이 상승할때마다 순차적으로 1화소씩의 비디오 데이타를 인가받아 1라인 데이타 기억하고, 게이트 신호가 온되면 이를 표시하도록 하는 소스 구동부와, 게이트 클럭에 따라 게이트 스타트 펄스를 순차적으로 이동시키기 위한 게이트 구동부와, 입력되는 신호모드에 따라 상기 소스 구동부 및 게이트 구동부에 스타트 펄스를 인가하여 화상이 표시되는 시작위치와 끝위치를 제어하기 위한 모드 설정부를 포함하여 구성된 것을 특징으로 하는 액정표시장치의 구동회로.Each time the shift clock rises, a source driver receives one pixel of video data sequentially and stores one line of data, and displays the gate signal when the gate signal is turned on, and sequentially moves the gate start pulse according to the gate clock. And a gate driver and a mode setting unit for controlling a start position and an end position at which an image is displayed by applying a start pulse to the source driver and the gate driver according to an input signal mode. in. 제1항에 있어서, 상기 소스 구동부 및 게이트 구동부는 상기 모드 설정부로부터 스타트 펄스를 인가받아 하나씩 쉬프트 시키기 위한 레지스터와, 화상 이외의 부분을 흑색으로 표시하기 위한 여백표시부를 포함하여 구성된 것을 포함하여 구성된 것을 특징으로 하는 액정표시장치의 구동회로.The display apparatus of claim 1, wherein the source driver and the gate driver include a register for shifting one by one by receiving a start pulse from the mode setting unit, and a margin display unit for displaying a portion other than an image in black. A driving circuit for a liquid crystal display device, characterized in that. 제1항에 있어서, 상기 모드설정부는 수평동기신호에 따라 클럭신호를 발생시키기 위한 클럭발생부와, 모드신호를 입력으로 하여 여백표시신호를 발생하기 위한 디코더와, 상기 수평동기신호를 카운트하여 상기 디코더에 인가함으로써 정해진 위치에서 상기 스타트 펄스와 여백표시신호가 발생하도록 하기 위한 카운터와, 상기 디코더의 출력에 따라 각 모드에 적합한 위치에서 스타트 펄스를 발생시키기 위한 래치를 포함하여 구성된 것을 특징으로 하는 액정표시장치의 구동회로.The display device of claim 1, wherein the mode setting unit comprises: a clock generator for generating a clock signal according to a horizontal synchronization signal, a decoder for generating a blank display signal by inputting a mode signal, and counting the horizontal synchronization signal; And a counter for generating the start pulse and the margin display signal at a predetermined position by applying to a decoder, and a latch for generating the start pulse at a position suitable for each mode according to the output of the decoder. Drive circuit for display device. 제2항에 있어서, 상기 여백표시부는 상기 여백표시신호를 제어신호로하여 게이트 라인을 접지측 또는 상기 쉬프트 레지스터에 연결하기 위한 복수개의 스위치와, 입력모드에 따라 선택된 게이트라인 뒷부분의 쉬프트 레지스터의 출력을 전달하지 않도록 하기 위한 다이오드로 구성되어 화상 이전의 여백을 흑색으로 표시하기 위한 여백전단표시부와 상기 복수개의 스위치 및 다이오드 외에 쉬프트 클럭의 인가시 상기 쉬프트 레지스터의 출력이 순차적으로 계속 전달되는 것을 방지하기 위한 3상 버퍼를 포함하여 구성되어 화상 이후의 여백을 흑색으로 표시하기 위한 여백후단 표시부를 포함하여 구성된 것을 특징으로 하는 액정표시장치의 구동회로.3. The output circuit of claim 2, wherein the margin display unit comprises a plurality of switches for connecting a gate line to the ground side or the shift register using the margin display signal as a control signal, and an output of a shift register behind the gate line selected according to an input mode. And a diode for preventing the transmission of the signal, and a margin shear display unit for displaying the margin before the image in black and preventing the output of the shift register from being sequentially transmitted when the shift clock is applied in addition to the plurality of switches and diodes. And a three-side buffer for the display, and including a rear end display for displaying the margin after the image in black.
KR1019940028912A 1994-11-04 1994-11-04 Lcd driving circuit KR970009853B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028912A KR970009853B1 (en) 1994-11-04 1994-11-04 Lcd driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028912A KR970009853B1 (en) 1994-11-04 1994-11-04 Lcd driving circuit

Publications (2)

Publication Number Publication Date
KR960019055A KR960019055A (en) 1996-06-17
KR970009853B1 true KR970009853B1 (en) 1997-06-18

Family

ID=19397127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028912A KR970009853B1 (en) 1994-11-04 1994-11-04 Lcd driving circuit

Country Status (1)

Country Link
KR (1) KR970009853B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008837A (en) * 1998-07-16 2000-02-15 윤종용 Apparatus for preventing deterioration of image quality of delta array thin film transistor-liquid crystal display

Also Published As

Publication number Publication date
KR960019055A (en) 1996-06-17

Similar Documents

Publication Publication Date Title
KR100749876B1 (en) Display device and driving method thereof
US6181312B1 (en) Drive circuit for an active matrix liquid crystal display device
KR100367015B1 (en) Driving Method of Liquid Crystal Display
JP2982722B2 (en) Video display device
KR950030037A (en) Liquid crystal display device having a plurality of scanning driving methods
EP1061499A3 (en) Liquid crystal display device and method having motion picture display performance improved by proper selection of the writing time of a reset signal
KR970076449A (en) Shift register and image display
KR20000062820A (en) Lcd device and driving method thereof
EP0382567A3 (en) Liquid crystal display device and driving method therefor
KR930024480A (en) LCD Display
JP2010091967A (en) Electro-optical device
KR100609744B1 (en) Method Of Driving Liquid Crystal Display Device And Apparatus Thereof
KR19980081010A (en) Flat display device and display method
US20060284663A1 (en) Timing control circuit and method
US20070290977A1 (en) Apparatus for driving liquid crystal display and method thereof
KR970009853B1 (en) Lcd driving circuit
KR19980024944A (en) Flat panel display
US5315315A (en) Integrated circuit for driving display element
JPH05303362A (en) Display device
KR100367014B1 (en) Liquid Crystal Display and Driving Method Thereof
US5654777A (en) Method for controlling display of video data on an LCD and circuit for implementing the same
JPH10240195A (en) Liquid crystal display device
KR100627995B1 (en) Matrix display device adapted to display video signals from different video standards
JP2785327B2 (en) Display control device and display device using the same
JPH03285479A (en) Picture display device using dot matrix display element

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee