KR100367015B1 - Driving Method of Liquid Crystal Display - Google Patents
Driving Method of Liquid Crystal Display Download PDFInfo
- Publication number
- KR100367015B1 KR100367015B1 KR10-2000-0085393A KR20000085393A KR100367015B1 KR 100367015 B1 KR100367015 B1 KR 100367015B1 KR 20000085393 A KR20000085393 A KR 20000085393A KR 100367015 B1 KR100367015 B1 KR 100367015B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- scan pulse
- supplied
- gate line
- output enable
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
Abstract
본 발명은 화질을 향상시킬 수 있도록 한 액정 표시장치의 구동방법에 관한 것이다.The present invention relates to a method of driving a liquid crystal display device capable of improving image quality.
본 발명의 액정 표시장치의 구동방법은 게이트 드라이버에 클럭펄스가 공급되는 단계와, 게이트 드라이버에 제 1 내지 제 3 게이트 출력 인에이블신호가 공급되는 단계와, 클럭펄스의 한 주기동안 두 개의 게이트라인들에 스캔펄스를 공급하는 단계를 포함한다.According to an exemplary embodiment of the present invention, a method of driving a liquid crystal display includes supplying clock pulses to a gate driver, supplying first to third gate output enable signals to the gate driver, and two gate lines during one period of the clock pulses. Supplying a scan pulse to the field.
Description
본 발명은 액정 표시장치의 구동방법에 관한 것으로 특히, 화질을 향상시킬 수 있도록 한 액정 표시장치의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a liquid crystal display device, and more particularly, to a method of driving a liquid crystal display device capable of improving image quality.
통상의 액티브 매트릭스 액정 표시장치는 액정에 인가되는 전계에 의해 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 도 1에 나타낸 바와 같이 액정셀들이 두 장의 투명기판들 사이에 매트릭스 형태로 배열되어진 액정패널(2)과, 액정패널(2)의 게이트라인들(GL1 내지 GLm)에 접속되어진 게이트 드라이버(6)와, 액정패널(2)의 데이터라인들(DL1 내지 DLn)에 접속되어진 데이터 드라이버(4)를 구비한다. 게이트 드라이버(6)는 스캔 펄스를 m 개의 게이트라인들(GL1 내지 GLm)에 순차적으로 공급하여 해당 게이트라인에 접속된 TFT를 구동시키게 된다. 데이터 드라이버(4)는 게이트라인들(GL1 내지 GLm)에 순차적으로 공급되는 스캔 펄스에 동기되어 비디오 데이터의 휘도값에 대응하는 데이터를 데이터라인들(DL1 내지 DLn)에 공급한다. 즉, 종래의 액정 표시장치는 한 프레임 동안 액정패널(2)에 형성된 모든 게이트라인들(GL1 내지 GLm)을 순차적으로 온/오프 시키고, 온 되는 게이트라인들(GL1 내지 GLm)에 해당하는 데이터를 데이터라인들(DL1 내지 DLn)에 공급함으로써 화상을 표시하게 된다.Conventional active matrix liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal by an electric field applied to the liquid crystal. To this end, as shown in FIG. 1, the liquid crystal display includes a liquid crystal panel 2 in which liquid crystal cells are arranged in a matrix between two transparent substrates, and gate lines GL1 to GLm of the liquid crystal panel 2. A gate driver 6 connected thereto and a data driver 4 connected to the data lines DL1 to DLn of the liquid crystal panel 2 are provided. The gate driver 6 sequentially supplies scan pulses to the m gate lines GL1 to GLm to drive the TFTs connected to the corresponding gate lines. The data driver 4 supplies data corresponding to the luminance value of the video data to the data lines DL1 to DLn in synchronization with scan pulses sequentially supplied to the gate lines GL1 to GLm. That is, the conventional liquid crystal display sequentially turns on / off all the gate lines GL1 to GLm formed in the liquid crystal panel 2 for one frame, and displays data corresponding to the gate lines GL1 to GLm that are turned on. The image is displayed by supplying to the data lines DL1 to DLn.
도 2는 종래의 게이트 드라이버 및 데이터 드라이버의 구동파형을 나타내는 도면이다.2 is a diagram illustrating driving waveforms of a conventional gate driver and a data driver.
도 2를 참조하면, 게이트 드라이버(6)는 도시되지 않은 공급부로부터 클럭(Clock)신호(XGA의 경우 22㎲) 및 게이트 출력 인에이블(Gate Out Enable : GOE) 신호를 공급받는다. 클럭(Clock)신호 및 게이트 출력 인에이블(GOE) 신호를 입력받은 게이트 드라이버(6)는 클럭(Clock)신호에 동기되어 스캔펄스(SP)를 순차적으로 제 1 내지 제 m 게이트라인들(GL1 내지 GLm)에 공급한다. 데이터 드라이버(4)는 게이트라인들(GL1 내지 GLm)에 순차적으로 공급되는 스캔펄스(SP)에 동기되어 화상 데이터(D)를 데이터라인들(DL1 내지 DLn)에 공급한다. 한편, 게이트 출력 인에이블(GOE) 신호는 제 1 내지 제 3 게이트 출력 인에이블(GOE1 내지 GOE3) 신호로 나뉘어진다. 제 1 게이트 출력 인에이블(GOE1)신호는 도 3과 같이 제 3i+1(i는 0이상의 정수) 번째 게이트라인들(GL1, GL4,…)에 공급된다. 제 2 게이트 출력 인에이블(GOE2)신호는 제 3i+2 번째 게이트라인들(GL2, GL5,…)에 공급된다. 제 3 게이트 출력 인에이블(GOE3)신호는 제 3i+3 번째 게이트라인들(GL3, GL6,…)에 공급된다. 이와 같은 제 1 내지 제 3 게이트 출력 인에이블(GOE1 내지GOE3) 신호가 하이 상태일때 게이트 라인들(GL1 내지 GLm)은 로우 상태를 유지한다. 즉, 제 1 게이트 출력 인에이블(GOE1) 신호가 하이 상태일때 제 3i+1 번째 게이트라인들(GL1, GL4,…)은 로우상태를 유지한다. 이와 같은 제 1 내지 제 3 게이트 출력 인에이블(GOE1 내지 GOE3)신호는 인접되는 화소셀의 크로스토크 현상을 방지하기 위하여 이용된다. 제 1 게이트 출력 인에이블(GOE) 신호는 제 3i+1 번째 게이트라인들(GL1, GL4,…)에 인가되는 스캔펄스(SP) 및 제 3i+2 번째 게이트라인들(GL2, GL5,…)에 인가되는 스캔펄스(SP)의 사이에서 하이상태를 유지한다. 즉, 제 1 게이트 출력 인에이블(GOE1) 신호는 제 3i+2 번째 게이트라인들(GL2, GL5,…)에 스캔펄스(SP)를 공급하기 위한 클럭(Clock)신호가 하이 상태를 유지하기 전에 하이상태를 유지하게 된다. 따라서, 제 3i+1 번째 게이트라인들(GL1, GL4,…)에 공급되는 스캔펄스(SP)가 로우 상태로 변하는 시점과, 제 3i+2 번째 게이트라인들(GL2, GL5,…)에 공급되는 스캔펄스(SP)가 하이 상태로 변하는 시점이 동일하여 발생되는 크로스토크 현상을 방지할 수 있다. 이와 동일하게 제 2 게이트 출력 인에이블(GOE2) 신호는 제 3i+2 번째 게이트라인들(GL2, GL5,…)에 인가되는 스캔펄스(SP) 및 제 3i+3 번째 게이트라인들(GL3, GL6,…)에 인가되는 스캔펄스(SP)의 사이에서 하이상태를 유지한다. 제 3 게이트 출력 인에이블(GOE3) 신호는 제 3i+3 번째 게이트라인들(GL3, GL6,…)에 인가되는 스캔펄스(SP) 및 제 3i+1 번째 게이트라인들(GL1, GL5,…)에 인가되는 스캔펄스(SP)의 사이에서 하이상태를 유지한다.Referring to FIG. 2, the gate driver 6 receives a clock signal (22 kW in case of XGA) and a gate out enable (GOE) signal from a supply (not shown). The gate driver 6, which receives the clock signal and the gate output enable signal, sequentially receives the scan pulses SP in synchronization with the clock signal to sequentially scan the first to m th gate lines GL1 to m. GLm). The data driver 4 supplies the image data D to the data lines DL1 to DLn in synchronization with the scan pulse SP sequentially supplied to the gate lines GL1 to GLm. The gate output enable signal GOE is divided into first to third gate output enable signals GOE1 to GOE3. The first gate output enable signal GOE1 is supplied to the third gate lines GL1, GL4,..., As shown in FIG. 3. The second gate output enable GOE2 signal is supplied to the third i + second gate lines GL2, GL5,... The third gate output enable GOE3 signal is supplied to the third i + 3 th gate lines GL3, GL6,... When the first to third gate output enable signals GOE1 to GOE3 are high, the gate lines GL1 to GLm remain low. That is, when the first gate output enable GOE1 signal is high, the third i + 1 th gate lines GL1, GL4,..., Remain low. The first to third gate output enable signals GOE1 to GOE3 are used to prevent crosstalk of adjacent pixel cells. The first gate output enable signal GOE is applied to the scan pulse SP applied to the third i + 1 th gate lines GL1, GL4,..., And the third i + th gate lines GL2, GL5,. The high state is maintained between the scan pulses SP applied to. That is, the first gate output enable signal GOE1 is before the clock signal for supplying the scan pulse SP to the 3i + 2th gate lines GL2, GL5,... Will remain high. Therefore, the point in time at which the scan pulse SP supplied to the third i + 1 th gate lines GL1, GL4,..., Changes to a low state, and the third pulse is supplied to the third i + second gate lines GL2, GL5,. The point of time at which the scan pulse SP changes to the high state is the same to prevent a crosstalk phenomenon. Similarly, the second gate output enable GOE2 signal is applied to the scan pulse SP applied to the third i + second gate lines GL2, GL5,... And the third i + 3 th gate lines GL3, GL6. Is maintained high among the scan pulses SP applied to. The third gate output enable GOE3 signal includes the scan pulse SP applied to the third i + th gate lines GL3, GL6,... And the third i + th gate lines GL1, GL5,... The high state is maintained between the scan pulses SP applied to.
이와 같은 게이트 드라이버(6)에 의해 제 m-10 번째 게이트라인(GLm-10)에스캔펄스(SP)가 공급된다면, 액정패널(2)은 도 4와 같이 제 m-10 번째 게이트라인(GLm-10)을 기준으로 현재 프레임(16)과 이전 프레임(18)으로 나뉘어진다. 현재 프레임(16)에는 현재 프레임에서 표시하고자 하는 화상이 표시되고, 이전 프레임(18)에는 이전 프레임에서 표시되었던 화상이 표시된다. 따라서, 액정패널(2)의 우측에서 좌측으로 움직이는 동영상을 표시한다면, 도 5a와 같이 제 m-10 번째 게이트라인(GLm-10)을 기준으로 현재 프레임(16)에서 표시되는 동영상(20)과 이전 프레임(18)에서 표시되는 동영상(22)이 엇갈리게 나타난다. 이때, 도 5b와 같이 현재 프레임(16)에서 표시되는 동영상(20)이 이동되는 부분(24)만큼 이전 데이터의 화상과 현재 데이터의 화상이 겹치게 된다. 이와 같이 이전 데이터의 화상과 현재 데이터의 화상이 겹치게 되면 상흐림(Motion Blur) 현상이 발생되고, 이와 같은 상흐림 현상에 의해 액정패널(2)의 화질이 저하된다.If the scan pulse SP is supplied to the m-10 th gate line GLm-10 by the gate driver 6, the liquid crystal panel 2 may have the m-10 th gate line GLm as shown in FIG. 4. Based on -10), the current frame 16 and the previous frame 18 are divided. The image to be displayed in the current frame is displayed in the current frame 16, and the image displayed in the previous frame is displayed in the previous frame 18. Therefore, if the moving picture moving from the right side to the left side of the liquid crystal panel 2 is displayed, the moving picture 20 displayed on the current frame 16 based on the m-10 th gate line GLm-10 as shown in FIG. The video 22 displayed in the previous frame 18 is staggered. At this time, as shown in FIG. 5B, the image of the previous data and the image of the current data overlap as much as the portion 24 to which the moving image 20 displayed on the current frame 16 is moved. As such, when the image of the previous data and the image of the current data overlap, a motion blur phenomenon occurs, and the image blur of the liquid crystal panel 2 is degraded by the image blur phenomenon.
한편, 액정패널(2) 상의 화소들은 도 6과 같은 등가회로로 나타낼 수 있다. 도 6에서, 화소는 게이트라인(GL), 데이터라인(DL) 및 공통전압라인(CL) 사이에 접속되어진 TFT와, TFT의 소오스단자와 기준전압라인(CL) 사이에 접속되어진 액정셀(Clc)로 구성된다. 또한, 화소에는 TFT의 소오스단자와 게이트라인(GL) 사이에 형성되는 기생 캐패시터(Cgs)와, 공통전압라인(GL)과 기저전압원(GND) 사이에 위치되는 스토래지 캐패시터(Cst)를 포함한다. 도 7과 같이 액정패널(2)의 게이트라인(GL)에 게이트 하이 볼트(Ghv)가 공급될 때 데이터라인(DL)에 데이터펄스가 공급된다. 이와 같은 데이터펄스는 게이트 하이 볼트(Ghv)가 로우 상태로 변화될 때 소정전압(ΔV)만큼 전압강하 된다. 이 결과, 액정패널(2)의 휘도의 저하, 즉 액정패널의 화질저하 현상이 발생된다. 데이터펄스의 전압강하량(ΔV)은 수학식 1에 의해 결정된다.Meanwhile, the pixels on the liquid crystal panel 2 may be represented by an equivalent circuit as shown in FIG. 6. In FIG. 6, a pixel includes a TFT connected between a gate line GL, a data line DL, and a common voltage line CL, and a liquid crystal cell Clc connected between a source terminal of the TFT and a reference voltage line CL. It consists of In addition, the pixel includes a parasitic capacitor Cgs formed between the source terminal of the TFT and the gate line GL, and a storage capacitor Cst positioned between the common voltage line GL and the base voltage source GND. . As shown in FIG. 7, when the gate high volt Ghv is supplied to the gate line GL of the liquid crystal panel 2, the data pulse is supplied to the data line DL. Such data pulses drop by a predetermined voltage ΔV when the gate high volt Ghv changes to a low state. As a result, the lowering of the luminance of the liquid crystal panel 2, that is, the degradation of the image quality of the liquid crystal panel occurs. The voltage drop amount ΔV of the data pulse is determined by Equation 1.
(여기서, Clc는 액정셀의 캐패시터, Vgh는 게이트 하이 볼트의 전압값, Vgl은 게이트 로우 볼트의 전압값을 나타낸다.)(Clc is the capacitor of the liquid crystal cell, Vgh is the voltage value of the gate high volt, Vgl is the voltage value of the gate low volt.)
수학식 1에서 기생 캐패시터(Cgs), 스토래지 캐패시터(Cst), 게이트 하이 볼트의 전압값(Vgh) 및 게이트 로우 볼트의 전압값(Vgl)은 고정되고, 액정셀(Clc)의 캐패시터 값은 표시되는 화상에 의해 그 값이 결정된다. 만약, 액정패널(2)에는 정지화상을 표시한다면 액정셀(Clc)의 캐패시터 값이 고정되기 때문에 데이터펄스의 전압강하량(ΔV)은 미리 예측될 수 있고, 이에 따라 데이터 펄스의 전압강하량(ΔV)을 보상하여 액정패널(2)의 화질저하를 방지할 수 있다. 하지만, 액정패널(2)에는 동화상을 표시할 때에는 액정셀(Clc)의 캐패시터 값이 변동되기 때문에 데이터펄스의 전압강하량(ΔV)은 미리 예측될 수 없다. 따라서, 데이터펄스의 전압강하량(ΔV)은 보상되지 못하고, 이에 따라 액정패널(2)의 화질이 저하된다.In Equation 1, the parasitic capacitor Cgs, the storage capacitor Cst, the voltage value Vgh of the gate high volt and the voltage value Vgl of the gate low volt are fixed, and the capacitor value of the liquid crystal cell Clc is indicated. The value is determined by the image to be obtained. If the still image is displayed on the liquid crystal panel 2, since the capacitor value of the liquid crystal cell Clc is fixed, the voltage drop amount ΔV of the data pulse can be predicted in advance, and accordingly, the voltage drop amount ΔV of the data pulse. By compensating for the degradation of the image quality of the liquid crystal panel 2 can be prevented. However, since the capacitor value of the liquid crystal cell Clc is changed when displaying a moving image on the liquid crystal panel 2, the voltage drop amount ΔV of the data pulse cannot be predicted in advance. Therefore, the voltage drop amount ΔV of the data pulse is not compensated, and thus the image quality of the liquid crystal panel 2 is deteriorated.
따라서, 본 발명의 목적은 화질을 향상시킬 수 있도록 한 액정 표시장치의 구동방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a driving method of a liquid crystal display device capable of improving image quality.
도 1은 종래의 액정 표시장치를 개략적으로 나타내는 도면.1 is a view schematically showing a conventional liquid crystal display device.
도 2는 도 1에 도시된 게이트 드라이버의 구동파형을 나타내는 파형도.FIG. 2 is a waveform diagram illustrating a driving waveform of the gate driver shown in FIG. 1.
도 3은 도 2에 도시된 게이트 출력 인에이블 신호가 공급되는 게이트라인들을 나타내는 도면.3 is a diagram illustrating gate lines to which a gate output enable signal shown in FIG. 2 is supplied.
도 4는 도 1에 도시된 액정패널에서 화상이 표시되는 과정을 나타내는 도면.4 is a view illustrating a process of displaying an image in the liquid crystal panel illustrated in FIG. 1.
도 5a 및 도 5b는 도 1에 도시된 액정패널에서 동화상이 표시되는 과정을 나타내는 도면.5A and 5B illustrate a process of displaying a moving image in the liquid crystal panel shown in FIG. 1;
도 6은 도 1에 도시된 액정패널의 등가회로도.6 is an equivalent circuit diagram of the liquid crystal panel shown in FIG. 1.
도 7은 도 5에 도시된 액정셀에 인가되는 데이터펄스를 나타내는 도면.FIG. 7 is a diagram illustrating a data pulse applied to the liquid crystal cell shown in FIG. 5.
도 8은 본 발명의 제 1 실시예에 의한 구동파형을 나타내는 파형도.8 is a waveform diagram showing a drive waveform according to the first embodiment of the present invention.
도 9는 본 발명의 다른 실시예에 의한 구동파형을 나타내는 파형도.9 is a waveform diagram showing a driving waveform according to another embodiment of the present invention.
도 10은 도 8 및 도 9에 도시된 구동파형에 의해 액정패널에 화상이 표시되는 과정을 나타내는 도면.FIG. 10 is a view illustrating a process of displaying an image on a liquid crystal panel by the driving waveforms shown in FIGS. 8 and 9.
도 11은 본 발명의 제 2 실시예에 의한 게이트 드라이버의 구동파형을 나타내는 파형도.Fig. 11 is a waveform diagram showing a drive waveform of a gate driver according to the second embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2,44 : 액정패널 4 : 데이터 드라이버2,44 liquid crystal panel 4: data driver
6 : 게이트 드라이버 16,40 : 현재 프레임6: gate driver 16,40: current frame
18,46 : 이전 프레임 20,22 : 동영상18,46: previous frame 20,22: video
42 : 블랙 화상42: black burn
상기 목적을 달성하기 위하여 본 발명의 액정 표시장치의 구동방법은 게이트 드라이버에 클럭펄스가 공급되는 단계와, 게이트 드라이버에 제 1 내지 제 3 게이트 출력 인에이블신호가 공급되는 단계와, 클럭펄스의 한 주기동안 두 개의 게이트라인들에 스캔펄스를 공급하는 단계를 포함한다.In order to achieve the above object, a method of driving a liquid crystal display according to the present invention includes supplying a clock pulse to a gate driver, supplying first to third gate output enable signals to the gate driver, and performing a clock pulse. Supplying a scan pulse to the two gate lines during the period.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 8 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 8 to 10.
도 8은 본 발명의 제 1 실시예에 의한 게이트 드라이버의 구동파형을 나타내는 도면이다.8 is a view showing a driving waveform of the gate driver according to the first embodiment of the present invention.
도 8을 참조하면, 본 발명의 제 1 실시예에 의한 게이트 드라이버는 클럭(Clock)신호의 한 주기동안 2개의 게이트라인들(GL)에 스캔펄스(SP)를 공급한다. 제 1 게이트라인(GL1) 및 제 32 게이트라인(GL32)에 스캔펄스가 공급된다고 가정하여 동작과정을 상세히 설명하면, 먼저 게이트 드라이버는 클럭(Clock)신호에 동기되어 제 1 게이트라인(GL1) 및 제 32 게이트라인(GL32)에 스캔펄스(SP)를 공급한다. 이때, 제 2 게이트 출력 인에이블(GOE2) 신호는 클럭(Clock)신호의 반주기(예를 들면, 클럭(Clock)신호가 하이상태일 때) 동안 하이상태를 유지한다. 따라서, 제 2 게이트 출력 인에이블(GOE2) 신호를 공급받는 제 32 게이트라인(GL32)은 제 2 게이트 출력 인에이블(GOE2) 신호가 하이 상태를 유지하는 클럭(Clock)신호의반주기동안 로우상태를 유지한다. 또한, 제 1 게이트 출력 인에이블(GOE1) 신호는 클럭(Clock)신호의 반주기(예를 들면, 클럭(Clock)신호가 로우상태일 때) 동안 하이상태를 유지한다. 따라서, 제 1 게이트라인(GL1)은 제 1 게이트 출력 인에이블(GOE1) 신호가 하이 상태를 유지하는 클럭(Clock)신호의 반주기동안 로우상태를 유지한다. 즉, 본 발명에서는 클럭(Clock)신호의 한 주기동안 2개의 게이트라인들(GL)이 교번적으로 하이상태를 유지하게 된다.Referring to FIG. 8, the gate driver according to the first embodiment of the present invention supplies the scan pulse SP to two gate lines GL during one period of a clock signal. Assuming that scan pulses are supplied to the first gate line GL1 and the thirty-second gate line GL32, the operation process will be described in detail. First, the gate driver is synchronized with the clock signal and the first gate line GL1 and the first gate line GL1. The scan pulse SP is supplied to the thirtieth gate line GL32. At this time, the second gate output enable GOE2 signal remains high for a half period of the clock signal (for example, when the clock signal is high). Accordingly, the thirty-second gate line GL32 receiving the second gate output enable GOE2 signal is turned low during the half period of the clock signal in which the second gate output enable GOE2 signal is kept high. Keep it. In addition, the first gate output enable GOE1 signal remains high for a half period of the clock signal (for example, when the clock signal is low). Therefore, the first gate line GL1 is kept low for half a period of the clock signal in which the first gate output enable GOE1 signal is kept high. That is, in the present invention, two gate lines GL are alternately kept high for one period of the clock signal.
데이터 드라이버는 제 1 게이트라인(GL1)에 스캔펄스(SP)가 공급될 때 표시하고자 하는 화상 데이터(D)를 데이터라인들(DL)에 공급하고, 제 32 게이트라인(GL32)에 스캔펄스(SP)가 공급될 때 블랙에 해당하는 리셋 데이터(R)를 데이터라인들(DL)에 공급한다. 즉, 본 발명의 데이터 드라이버는 1 수평동기신호(Hsync) 동안 화상 데이터(D) 및 리셋 데이터(R)가 순차적으로 공급된다. 이를 위해 본 발명에서는 종래에 비해 2배의 주파수를 갖는 펄스신호가 데이터 드라이버에 공급될 수 있다. 한편, 본 발명의 데이터 드라이버에는 리셋 데이터(R)의 출력에 대한 기능을 추가하여 화상 데이터(D) 및 리셋 데이터(R)를 순차적으로 공급할 수 있다. 한편, 본 발명의 데이터 드라이버는 도 9와 같이 1 수평동기신호(Hsync) 동안 리셋 데이터(R) 및 화상 데이터(D)가 순차적으로 공급될 수도 있다.The data driver supplies the image data D to be displayed to the data lines DL when the scan pulse SP is supplied to the first gate line GL1, and the scan pulses to the 32nd gate line GL32. When the SP is supplied, reset data R corresponding to black is supplied to the data lines DL. That is, the data driver of the present invention sequentially supplies the image data D and the reset data R during one horizontal synchronization signal Hsync. To this end, in the present invention, a pulse signal having a frequency twice that of the conventional art may be supplied to the data driver. On the other hand, the data driver of the present invention can add the function for outputting the reset data R to supply the image data D and the reset data R sequentially. Meanwhile, in the data driver of FIG. 9, reset data R and image data D may be sequentially supplied during one horizontal synchronization signal Hsync as shown in FIG. 9.
제 1 게이트라인(GL1) 및 제 32 게이트라인(GL32)에 스캔펄스(SP)가 공급된 후 다음 클럭의 한 주기동안 제 2 게이트라인(GL2) 및 제 31 게이트라인(GL31)에 스캔펄스(SP)가 공급되고, 이에 동기되어 데이터라인들(DL)에 화상 데이터(D) 및리셋 데이터(R)가 공급된다. 즉, 본 발명에서는 클럭신호에 동기되어 제 3i+1, 3i+2, 3i+3 번째 게이트라인들(GL)에 순차적으로 게이트 펄스가 공급되고, 제 3i+1 번째 게이트라인(GL1,GL4,…)에 스캔펄스(SP)가 공급된 후 소정라인 앞에 위치되는 제 3i+2 번째 게이트라인(GL2,GL5,…)에 스캔펄스(SP)가 공급된다. 또한, 제 3i+2 번째 게이트라인(GL2,GL5,…)에 스캔펄스(SP)가 공급된 후 소정라인 앞에 위치되는 제 3i+3 번째 게이트라인(GL3,GL6,…)에 스캔펄스(SP)가 공급된다. 나아가, 제 3i+3 번째 게이트라인(GL3,GL6,…)에 스캔펄스(SP)가 공급된 후 소정라인 앞에 위치되는 제 3i+1 번째 게이트라인(GL1,GL4,…)에 스캔펄스(SP)가 공급된다. 즉, 본 발명에서는 제 1 내지 제 3 게이트 출력 인에이블(GOE1 내지 GOE3) 신호를 이용하여 클럭(Click)신호의 한 주기동안 2개의 게이트라인들(GL)에 스캔펄스(SP)를 공급한다.After the scan pulse SP is supplied to the first gate line GL1 and the thirty-second gate line GL32, the scan pulses are applied to the second gate line GL2 and the thirty-first gate line GL31 for one period of the next clock. SP is supplied, and in synchronization therewith, image data D and reset data R are supplied to the data lines DL. That is, in the present invention, gate pulses are sequentially supplied to the 3i + 1, 3i + 2, and 3i + 3 th gate lines GL in synchronization with the clock signal, and the 3i + 1 th gate lines GL1, GL4, After the scan pulse SP is supplied to the scan pulse SP, the scan pulse SP is supplied to the third i + 2th gate lines GL2, GL5, ... positioned in front of the predetermined line. Also, after the scan pulse SP is supplied to the third i + second gate line GL2, GL5, ..., the scan pulse SP is applied to the third i + third gate line GL3, GL6, ... positioned in front of the predetermined line. ) Is supplied. Furthermore, after the scan pulse SP is supplied to the third i + 3 th gate lines GL3, GL6,..., The scan pulse SP is applied to the third i + 1 th gate line GL1, GL4,. ) Is supplied. That is, in the present invention, the scan pulse SP is supplied to two gate lines GL during one period of the clock signal by using the first to third gate output enable signals GOE1 to GOE3.
현재, 제 31 번째 게이트라인(GL31) 및 제 62 번째 게이트라인(GL62)에 스캔펄스(SP)가 공급된다면, 액정패널(44)은 도 10과 같이 제 31 번째 게이트라인(GL31)의 위쪽은 현재 프레임(40)의 화상이 표시되고, 제 62 번째 게이트라인(GL62)의 아래쪽은 이전 프레임(46)의 화상이 표시된다. 또한, 제 31 번째 게이트라인(GL31) 및 제 62 번째 게이트라인(GL62)의 사이에는 블랙화면(42)이 표시된다. 즉, 데이터 드라이버는 제 31 번째 게이트라인(GL31)에 스캔펄스(SP)가 공급될 때 데이터라인들(DL)에 화상 데이터(D)를 공급하고, 제 62 번째 게이트라인(GL62)에 스캔펄스(SP)가 공급될 때 데이터라인들(DL)에 리셋 데이터(R)를 공급한다. 따라서, 액정패널(44)에서 표시하고자 하는 화상은 블랙 화상위에표시되게 된다. 즉, 종래에는 현재 표시하고 하는 화상이 이전에 표시되었던 화상위에 표시되었지만, 본 발명에서는 이전 화상에 관계없이 항상 블랙 화상위에 표시된다. 따라서, 현재 표시하고자 하는 화상과 이전에 표시되었던 화상이 겹쳐서 발생하는 상흐름 현상을 방지할 수 있다. 또한, 본 발명에서는 수학식 1의 액정 캐패시터(Clc)의 값이 항상 고정된다. 즉, 현재 표시하고자 하는 화상은 항상 블랙 화상위에 표시되기 때문에 액정 커패시터(Clc)의 값은 항상 블랙 화상을 표시할때의 값으로 고정된다. 따라서, 데이터펄스의 전압강하량(ΔV)은 미리 예측될 수 있고, 이에 따라 데이터펄스의 전압강하량(ΔV)은 보상될 수 있다.Currently, if the scan pulse SP is supplied to the 31st gate line GL31 and the 62nd gate line GL62, the liquid crystal panel 44 may have an upper portion over the 31st gate line GL31 as shown in FIG. 10. An image of the current frame 40 is displayed, and an image of the previous frame 46 is displayed below the 62nd gate line GL62. Also, a black screen 42 is displayed between the 31st gate line GL31 and the 62nd gate line GL62. That is, the data driver supplies the image data D to the data lines DL when the scan pulse SP is supplied to the 31 st gate line GL31, and the scan pulse to the 62 th gate line GL62. When the SP is supplied, the reset data R is supplied to the data lines DL. Thus, the image to be displayed on the liquid crystal panel 44 is displayed on the black image. That is, although the image currently displayed is displayed on the previously displayed image, in the present invention, it is always displayed on the black image regardless of the previous image. Therefore, it is possible to prevent an image flow phenomenon caused by overlapping an image to be displayed currently with an image previously displayed. In addition, in the present invention, the value of the liquid crystal capacitor Clc of Equation 1 is always fixed. That is, since the image to be displayed currently is always displayed on the black image, the value of the liquid crystal capacitor Clc is always fixed to the value when displaying the black image. Therefore, the voltage drop amount ΔV of the data pulses may be predicted in advance, and accordingly, the voltage drop amount ΔV of the data pulses may be compensated.
도 11은 본 발명의 제 2 실시예에 의한 게이트 드라이버의 구동파형을 나타내는 도면이다.FIG. 11 is a diagram showing a driving waveform of the gate driver according to the second embodiment of the present invention. FIG.
도 11을 참조하면, 본 발명의 제 2 실시예에 의한 게이트 드라이버는 클럭신호에 동기되어 제 3i+1, 3i+2, 3i+3 번째 게이트라인들(GL)에 순차적으로 게이트 펄스를 공급하고, 제 3i+1 번째 게이트라인(GL1,GL4,…)에 스캔펄스(SP)가 공급된 후 소정라인 앞에 위치되는 제 3i+3 번째 게이트라인(GL3,GL6,…)에 스캔펄스(SP)가 공급한다. 또한, 제 3i+2 번째 게이트라인(GL2,GL5,…)에 스캔펄스(SP)가 공급된 후 소정라인 앞에 위치되는 제 3i+1 번째 게이트라인(GL1,GL4,…)에 스캔펄스(SP)가 공급한다. 나아가, 제 3i+3 번째 게이트라인(GL3,GL6,…)에 스캔펄스(SP)가 공급된 후 소정라인 앞에 위치되는 제 3i+2 번째 게이트라인(GL2,GL5,…)에 스캔펄스(SP)가 공급된다. 즉, 본 발명에서는 제 1 내지 제 3 게이트 출력 인에이블(GOE1 내지 GOE3) 신호를 이용하여 클럭(Click)신호의 한 주기동안 2개의게이트라인들(GL)에 스캔펄스(SP)를 공급한다.Referring to FIG. 11, the gate driver according to the second embodiment of the present invention sequentially supplies gate pulses to the 3i + 1, 3i + 2, and 3i + 3th gate lines GL in synchronization with a clock signal. After the scan pulse SP is supplied to the third i + 1 th gate line GL1, GL4,..., The scan pulse SP is applied to the third i + 3 th gate line GL3, GL6,. Supplies. Also, after the scan pulse SP is supplied to the third i + second gate line GL2, GL5, ..., the scan pulse SP is applied to the third i + 1 th gate line GL1, GL4, ... positioned in front of the predetermined line. ) Supplies. Further, after the scan pulse SP is supplied to the third i + 3 th gate lines GL3, GL6,..., The scan pulse SP is applied to the third i + second gate line GL2, GL5,. ) Is supplied. That is, in the present invention, the scan pulse SP is supplied to two gate lines GL during one period of the clock signal by using the first to third gate output enable signals GOE1 to GOE3.
상술한 바와 같이, 본 발명에 따른 액정 표시장치의 구동방법에 의하면 하나의 프레임에서 2개의 게이트라인을 교대로 스캐닝하고, 이중 제 1 게이트라인이 스캐닝될 때에 블랙 데이터를 공급하고 제 2 게이트라인이 스캐닝될 때에 화상 데이터를 입력한다. 따라서, 본 발명에서는 블랙 화상위에 원하는 화상을 표시하게 되므로 상흐림 현상을 방지할 수 있다. 아울러 블랙 화상위에 원하는 화상을 표시하므로 액정의 캐피시터 값이 예측될 수 있다. 즉, 액정의 캐패시터 값이 고정되므로 데이터펄스의 전압강하량이 예측될 수 있고, 이에 따라 데이터펄스의 전압강하량이 보상될 수 있다.As described above, the driving method of the liquid crystal display according to the present invention alternately scans two gate lines in one frame, and supplies black data when the first gate line is scanned, and the second gate line Image data is input when it is scanned. Therefore, in the present invention, since the desired image is displayed on the black image, the image blur phenomenon can be prevented. In addition, since the desired image is displayed on the black image, the capacitor value of the liquid crystal can be predicted. That is, since the capacitor value of the liquid crystal is fixed, the voltage drop of the data pulse can be predicted, and thus the voltage drop of the data pulse can be compensated.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (10)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085393A KR100367015B1 (en) | 2000-12-29 | 2000-12-29 | Driving Method of Liquid Crystal Display |
| US09/893,994 US7161568B2 (en) | 2000-12-29 | 2001-06-29 | Method of driving liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085393A KR100367015B1 (en) | 2000-12-29 | 2000-12-29 | Driving Method of Liquid Crystal Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056095A KR20020056095A (en) | 2002-07-10 |
| KR100367015B1 true KR100367015B1 (en) | 2003-01-09 |
Family
ID=19703909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0085393A KR100367015B1 (en) | 2000-12-29 | 2000-12-29 | Driving Method of Liquid Crystal Display |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7161568B2 (en) |
| KR (1) | KR100367015B1 (en) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3799307B2 (en) * | 2002-07-25 | 2006-07-19 | Ｎｅｃ液晶テクノロジー株式会社 | Liquid crystal display device and driving method thereof |
| JP4628650B2 (en) * | 2003-03-17 | 2011-02-09 | 株式会社日立製作所 | Display device and driving method thereof |
| US20050231655A1 (en) * | 2003-07-10 | 2005-10-20 | Koninklijke Philips Electronics N.V. | Method and circuit for driving a liquid crystal display |
| EP1676259A1 (en) * | 2003-08-22 | 2006-07-05 | Philips Intellectual Property & Standards GmbH | System for driving inertia-prone picture-reproducing devices |
| TWI267054B (en) * | 2004-05-14 | 2006-11-21 | Hannstar Display Corp | Impulse driving method and apparatus for liquid crystal device |
| TWI278820B (en) * | 2004-06-07 | 2007-04-11 | Hannstar Display Corp | Impulse driving method and apparatus for liquid crystal device |
| JP4337673B2 (en) * | 2004-07-21 | 2009-09-30 | ソニー株式会社 | Display device and method, recording medium, and program |
| KR101134640B1 (en) * | 2005-08-05 | 2012-04-09 | 삼성전자주식회사 | Liquid crystal display and driving method for the same |
| KR101189273B1 (en) * | 2005-09-07 | 2012-10-09 | 삼성디스플레이 주식회사 | Driving apparatus for display device and display device including the same |
| JP4453647B2 (en) * | 2005-10-28 | 2010-04-21 | セイコーエプソン株式会社 | Moving image display device and moving image display method |
| KR20070068795A (en) * | 2005-12-27 | 2007-07-02 | 삼성전자주식회사 | Display apparatus and control method thereof |
| TWI337336B (en) * | 2006-03-01 | 2011-02-11 | Novatek Microelectronics Corp | Driving method of tft lcd |
| JP2007241029A (en) * | 2006-03-10 | 2007-09-20 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display |
| JP4400593B2 (en) * | 2006-05-19 | 2010-01-20 | セイコーエプソン株式会社 | Electro-optical device, driving method thereof, and electronic apparatus |
| US20070290977A1 (en) * | 2006-06-20 | 2007-12-20 | Jung-Chieh Cheng | Apparatus for driving liquid crystal display and method thereof |
| TW200816128A (en) * | 2006-09-29 | 2008-04-01 | Chunghwa Picture Tubes Ltd | Method for driving display |
| US8259226B2 (en) * | 2006-11-24 | 2012-09-04 | Sharp Kabushiki Kaisha | Image display device |
| KR101393627B1 (en) * | 2007-03-02 | 2014-05-12 | 삼성디스플레이 주식회사 | Display device and control method of the same |
| EP2149874A4 (en) * | 2007-04-26 | 2011-11-30 | Sharp Kk | Liquid crystal display |
| US20100253668A1 (en) * | 2007-12-27 | 2010-10-07 | Toshinori Sugihara | Liquid crystal display, liquid crystal display driving method, and television receiver |
| TW200933576A (en) * | 2008-01-16 | 2009-08-01 | Au Optronics Corp | Flat display and driving method thereof |
| TWI417850B (en) * | 2009-03-12 | 2013-12-01 | Chunghwa Picture Tubes Ltd | Displaying method of active matrix display |
| KR20120050114A (en) * | 2010-11-10 | 2012-05-18 | 삼성모바일디스플레이주식회사 | Liquid crystal display device and driving method of the same |
| CN102685521A (en) * | 2011-09-29 | 2012-09-19 | 京东方科技集团股份有限公司 | Display method and display device |
| CN203895097U (en) * | 2014-05-29 | 2014-10-22 | 合肥鑫晟光电科技有限公司 | Circuit capable of eliminating shutdown ghost shadows and display device |
| KR20180057101A (en) * | 2016-11-21 | 2018-05-30 | 엘지디스플레이 주식회사 | Gate driving circuit and display panel using the same |
| CN106486083B (en) * | 2017-01-04 | 2018-10-26 | 京东方科技集团股份有限公司 | Driving circuit, display methods and the display device of display panel |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829727A (en) * | 1994-07-12 | 1996-02-02 | Canon Inc | Display device |
| WO1997031362A1 (en) * | 1996-02-22 | 1997-08-28 | Philips Electronics N.V. | Liquid-crystal display device |
| JPH11109921A (en) * | 1997-09-12 | 1999-04-23 | Internatl Business Mach Corp <Ibm> | Picture display method and device in liquid crystal display |
| JPH11249614A (en) * | 1998-03-05 | 1999-09-17 | Victor Co Of Japan Ltd | Driving circuit for matrix type display device |
| EP1061499A2 (en) * | 1999-06-15 | 2000-12-20 | Sharp Kabushiki Kaisha | Liquid crystal display device and method having motion picture display performance improved by proper selection of the writing time of a reset signal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382567B1 (en) * | 1989-02-10 | 1996-05-29 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method therefor |
| US5206634A (en) * | 1990-10-01 | 1993-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| US5844538A (en) * | 1993-12-28 | 1998-12-01 | Sharp Kabushiki Kaisha | Active matrix-type image display apparatus controlling writing of display data with respect to picture elements |
| US6545653B1 (en) * | 1994-07-14 | 2003-04-08 | Matsushita Electric Industrial Co., Ltd. | Method and device for displaying image signals and viewfinder |
| US6229516B1 (en) * | 1995-12-30 | 2001-05-08 | Samsung Electronics Co., Ltd. | Display a driving circuit and a driving method thereof |
| JPH09307839A (en) * | 1996-05-09 | 1997-11-28 | Fujitsu Ltd | Display device, drive method for the display device and drive circuit |
| JP2001166280A (en) * | 1999-12-10 | 2001-06-22 | Nec Corp | Driving method for liquid crystal display device |
| JP4894081B2 (en) * | 2000-06-14 | 2012-03-07 | ソニー株式会社 | Display device and driving method thereof |
| KR100367014B1 (en) * | 2000-12-29 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display and Driving Method Thereof |
-
2000
- 2000-12-29 KR KR10-2000-0085393A patent/KR100367015B1/en not_active IP Right Cessation
-
2001
- 2001-06-29 US US09/893,994 patent/US7161568B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829727A (en) * | 1994-07-12 | 1996-02-02 | Canon Inc | Display device |
| WO1997031362A1 (en) * | 1996-02-22 | 1997-08-28 | Philips Electronics N.V. | Liquid-crystal display device |
| JPH11109921A (en) * | 1997-09-12 | 1999-04-23 | Internatl Business Mach Corp <Ibm> | Picture display method and device in liquid crystal display |
| JPH11249614A (en) * | 1998-03-05 | 1999-09-17 | Victor Co Of Japan Ltd | Driving circuit for matrix type display device |
| EP1061499A2 (en) * | 1999-06-15 | 2000-12-20 | Sharp Kabushiki Kaisha | Liquid crystal display device and method having motion picture display performance improved by proper selection of the writing time of a reset signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056095A (en) | 2002-07-10 |
| US7161568B2 (en) | 2007-01-09 |
| US20020084959A1 (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367015B1 (en) | Driving Method of Liquid Crystal Display | |
| KR100748840B1 (en) | Liquid crystal display unit and driving method therefor | |
| KR100338012B1 (en) | Liquid Crystal Display apparatus using a swing common voltage and driving method therefor the same | |
| KR100377600B1 (en) | Method for driving a liquid crystal display | |
| US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
| US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
| US8605024B2 (en) | Liquid crystal display device | |
| US20030227428A1 (en) | Display device and method for driving the same | |
| US20040017344A1 (en) | Liquid-crystal display device and driving method thereof | |
| US20110285759A1 (en) | Liquid crystal display device and method for driving same | |
| JP2005292793A (en) | Method for driving liquid crystal display device | |
| KR100770543B1 (en) | Liquid Crystal Display Device And Driving Method Thereof | |
| JP2001202066A (en) | Image display device and its driving method | |
| KR100389027B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
| CN101281714A (en) | Display device | |
| KR100740931B1 (en) | Liquid Crystal Display Panel, Liquid Crystal Display Apparatus with the same and Driving method for therefor | |
| KR100350645B1 (en) | Liquid crystal display apparatus for reducing a flickering | |
| KR100367014B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
| US7583245B2 (en) | Method and apparatus for driving memory of liquid crystal display device | |
| KR20010036308A (en) | Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof | |
| US20080062210A1 (en) | Driving device, display apparatus having the same and method of driving the display apparatus | |
| KR100920374B1 (en) | Liquid crystal display and method of dirving the same | |
| KR100656903B1 (en) | Liquid crystal display apparatus for reduction of flickering | |
| KR100443830B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
| KR101394923B1 (en) | LCD and drive method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |