KR970008265B1 - Exposure mask for production of semiconductor elements - Google Patents
Exposure mask for production of semiconductor elements Download PDFInfo
- Publication number
- KR970008265B1 KR970008265B1 KR1019930028877A KR930028877A KR970008265B1 KR 970008265 B1 KR970008265 B1 KR 970008265B1 KR 1019930028877 A KR1019930028877 A KR 1019930028877A KR 930028877 A KR930028877 A KR 930028877A KR 970008265 B1 KR970008265 B1 KR 970008265B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- stepped
- exposure mask
- peripheral circuit
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
제1도는 종래 노광 마스크의 평면도.1 is a plan view of a conventional exposure mask.
제2도는 제1도에서의 선 Ⅱ-Ⅱ에 따른 단면도.2 is a cross-sectional view taken along the line II-II in FIG.
제3도(A) 및 (B)는 제1도의 노광 마스크를 사용한 반도체 소자의 제조공정도.3A and 3B are manufacturing process diagrams of a semiconductor device using the exposure mask of FIG.
제4도는 제3도(B) 상태의 반도체 소자의 평면도.4 is a plan view of a semiconductor device in a state shown in FIG.
제5도는 본 발명에 따른 반도체 소자 제조용 노광 마스크의 일실시예의 평면도.5 is a plan view of one embodiment of an exposure mask for manufacturing a semiconductor device according to the present invention.
제6도는 제5도에서의 선 Ⅵ-Ⅵ에 따른 단면도.6 is a sectional view along line VI-VI in FIG. 5;
제7도(A) 및 (B)는 제5도의 노광 마스크를 사용한 본 발명에 따른 반도체 소자의 제조공정도.7A and 7B are manufacturing process diagrams of the semiconductor device according to the present invention using the exposure mask of FIG.
제8도는 제7도(B) 상태의 반도체 소자의 평면도.8 is a plan view of a semiconductor device in a state of FIG. 7B.
제9도는 본 발명에 따른 반도체 소자 제조용 노광 마스크의 다른 실시예의 단면도.9 is a cross-sectional view of another embodiment of an exposure mask for manufacturing a semiconductor device according to the present invention.
제10도는 본 발명에 따른 반도체 소자 제조용 노광 마스크의 또 다른 실시예의 단면도.10 is a cross-sectional view of another embodiment of an exposure mask for manufacturing a semiconductor device according to the present invention.
제11도는 본 발명에 따른 반도체 소자 제조용 노광 마스크의 또 다른 실시예의 단면도.11 is a cross-sectional view of another embodiment of an exposure mask for manufacturing a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10, 20, 30, 40, 50 : 노광 마스크11, 21, 31, 41, 51 : 석영기판10, 20, 30, 40, 50: exposure mask 11, 21, 31, 41, 51: quartz substrate
12, 22, 32, 42 : 광차단막23, 33, 43, 44, 53, 54 : 단차막12, 22, 32, 42: light blocking film 23, 33, 43, 44, 53, 54: step blocking film
15, 25 : 반도체 기판16, 26 : 셀영역15, 25: semiconductor substrate 16, 26: cell region
17, 27 : 주변회로지역18, 28 : 감광막17, 27: peripheral circuit region 18, 28: photosensitive film
본 발명은 반도체 소자 제조용 노광 마스크에 관한 것으로서, 특히 셀지역과 주변회로 지역간의 단차가 심한 부분에 감광막 패턴을 형성하기 위한 노광공정시 셀지역과 주변회로 지역간의 단차를 보상하기 위하여 단차가 형성되어 있는 노광 마스크를 사용하여 동일 촛점선을 감광막 표면에 일치시켜 정확한 감광막 패턴을 형성할 수 있는 반도체 소자 제조용 노광 마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exposure mask for manufacturing a semiconductor device. In particular, a step is formed to compensate for a step between a cell region and a peripheral circuit region during an exposure process for forming a photoresist pattern on a portion where the step difference between the cell region and a peripheral circuit region is severe. The exposure mask for semiconductor element manufacture which can form an accurate photosensitive film pattern by matching the same focal line to the photosensitive film surface using the existing exposure mask.
일반적으로 사진현상 공정은 집적소자의 종류에 따라 단계수가 다소 차이가 나지만, 통상의 IC나 LSI는 수십단계를 거치게 된다. 사진현상 공정시 후반 단계로 갈수록 대부분의 집적소자는 웨이퍼(Wafer) 상에서 캐패시터(Capacitor), 트랜지스터(Transistor), 저항(Resistor)등의 복합적으로 고밀도 구조로 구성되어 있는 셀(cell)지역과 외곽 주변회로(pheriperi) 지역간의 단차가 형성된다. 따라서 그 단차가 심해질 수록 사진현상 공정의 주요 파라미터(parametor)인 촛점 여유도 공정마진(Focus Margin)등이 줄어들게 된다.In general, the photolithography process has a slightly different number of steps depending on the type of integrated device, but a typical IC or LSI goes through dozens of steps. In the later stages of the photolithography process, most integrated devices have a high density of complex structures, such as capacitors, transistors, and resistors, on the wafer. Steps between the areas of the pheriperi are formed. Therefore, as the level increases, focus margin, which is a main parameter of the photolithography process, decreases.
제1도 내지 제4도는 종래기술에 따른 노광 마스크 및 그를 사용한 반도체 소자의 제조방법을 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.1 to 4 are diagrams for explaining an exposure mask and a method of manufacturing a semiconductor device using the same according to the prior art, which will be described in association with each other.
먼저, 제3도(A)에 도시되어 있는 바와 같이, 단차(△X)가 진 셀영역(16)과 주변회로 지역(17)이 형성되어 있는 반도체 기판(15)상에 포지티브 감광막(18)을 도포한다. 그 다음 제1도 및 제2도에 도시되어 있는 노광 마스크(10)를 사용하여 상기 감광막(18)을 선택 노광한다. 이때 상기 노광 마스크(10)는 석영기판(11)상에 가로방향으로 일직선으로 크롬패턴(12)들이 형성되어 있다.First, as shown in FIG. 3A, the positive photoresist film 18 is formed on the semiconductor substrate 15 having the cell region 16 having the step ΔX and the peripheral circuit region 17 formed thereon. Apply. Then, the photosensitive film 18 is selectively exposed using the exposure mask 10 shown in FIGS. 1 and 2. In this case, the chromium patterns 12 are formed on the quartz substrate 11 in a straight line in the horizontal direction.
제3도(B)를 참조하면, 상기 노광된 감광막(18)을 제거하여 셀영역(16)상에 가로방향으로 연장되어 있는 직사각 형상의 감광막(18) 패턴을 형성한다.Referring to FIG. 3B, the exposed photosensitive film 18 is removed to form a rectangular photosensitive film 18 pattern extending in the horizontal direction on the cell region 16.
이때 상기 감광막(18) 패턴은 제4도에 도시되어 있는 바와 같이, 양측 모서리가 정확하게 형성되지 않는다. 이는 제3도(A)에 표시되어 있는 동안 촛점선(Ⅲ)이 일직선이므로, 노광 마스크(10)를 통과하여 이미지를 띤 광의 촛점이 감광막(18)의 표면에 도착하면, 상기 셀영역(16)에서는 정확하게 맞지만, 단차(△X)가 져 있는 주변회로 지역(17)에서는 정확하게 맞지 않기 때문이다.In this case, as shown in FIG. 4, the photoresist layer 18 pattern does not accurately form both edges. This is because the focal line III is straight while being shown in FIG. 3A, and when the focus of the imaged light passing through the exposure mask 10 reaches the surface of the photosensitive film 18, the cell region 16 This is because it is correct in the above, but not exactly in the peripheral circuit region 17 where the step DELTA X is formed.
즉, 셀(cell)과 주변회로 지역(pheriperi)간의 단차가 크게 형성된 반도체 소자는 사진현상 공정에서 단차에 해당하는 값만큼 촛점값이 다르게 감광막 패턴으로 전사되며, 셀 혹은 주변회로 지역중 어느 한 부분에 정확한 촛점값(Just Focus)을 주었을때 단차가 진 다른 지역에 이상 패턴이 발생하게 된다.That is, a semiconductor device having a large step between a cell and a peripheral circuit area is transferred to a photoresist pattern differently in focus value by a value corresponding to the step in a photolithography process, and any part of a cell or peripheral circuit area If the correct focus is given to the target, an abnormal pattern occurs in the other area with the step difference.
상기 단차가 수백 mm 이내로 국부적이거나 조밀한 패턴내의 일부분일 경우에는 다층레지스트 공정법(Multi Level Resist Process)에 의한 평탄화 작용으로 단차를 극복할 수 있다. 그러나 셀지역과 주변회로 지역간의 단차와 같이 넓고 크게 형성된 단차는 극복하기 어려운 문제점이 있다.When the step is a part within a local or dense pattern within several hundred mm, the step may be overcome by planarization by a multi-level resist process. However, a wide and large step, such as a step between the cell area and the peripheral circuit area, is difficult to overcome.
상술한 바와 같이 종래 기술에 따른 노광 마스크를 사용하는 반도체 소자 제조공정은 단차를 극복하고 정확한 패턴을 형성하기 위하여 공정의 정확한 조정차가 필요하게 되어 촛점여유도 공정마진이 감소되고, 공정수율 및 반도체 소자의 신뢰성이 떨어지는 문제점이 있다.As described above, the semiconductor device manufacturing process using the exposure mask according to the prior art requires accurate adjustment of the process in order to overcome the step difference and form an accurate pattern, reducing the focus margin process margin, process yield and semiconductor device There is a problem of low reliability.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체 소자의 단차에 비례하는 두께를 갖는 단차막을 구비하는 노광 마스크를 사용하여 사진현상 공정을 진행하여 단차가 진 셀(cell)지역과 주변회로 지역 모두에 동일한 촛점값을 갖게 하여 촛점 여유도 및 공정마진을 증가시켜, 반도체 소자의 신뢰성 및 공정수율을 향상시킬 수 있는 반도체 소자 제조용 노광 마스크를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to perform a photo-development process using an exposure mask having a stepped film having a thickness proportional to the step of a semiconductor device. The present invention provides an exposure mask for manufacturing a semiconductor device capable of increasing the focus margin and processing margin by having the same focus value in both the region and the peripheral circuit region, thereby improving the reliability and process yield of the semiconductor device.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조용 노광 마스크의 특성은, 반도체 기판상에 단차진 셀영역과 주변회로 지역이 형성되어 있는 반도체 소자상에 상기 셀영역과 주변회로 지역을 교차하는 감광 패턴을 형성하는 노광공정에 사용되는 노광 마스크에 있어서, 투명기판에서 상기 반도체 소자의 주변회로 지역과 대응되는 부분에 노광되는 광의 촛점 동일선을 단차 만큼 보상하는 두께로 형성되어 있는 단차막과, 상기 단차막 및 투명기판에 걸쳐 형성되어 있는 크롬패턴을 구비하여 노광공정시 상기 셀영역과 주변회로 지역간의 단차에 의한 촛점거리 변화를 보상함에 있다.The characteristics of the exposure mask for manufacturing a semiconductor device according to the present invention for achieving the above object, intersects the cell region and the peripheral circuit region on a semiconductor device having a stepped cell region and a peripheral circuit region formed on the semiconductor substrate An exposure mask for use in an exposure process for forming a photosensitive pattern, comprising: a stepped film having a thickness for compensating a focus line of light exposed to a portion corresponding to a peripheral circuit region of the semiconductor element on a transparent substrate by a step; Comprising a chromium pattern formed over the stepped film and the transparent substrate to compensate for the change in focus distance due to the step between the cell area and the peripheral circuit area during the exposure process.
이하, 본 발명에 따른 반도체 소자의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
제5도 내지 제8도는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.5 to 8 are views for explaining a method of manufacturing a semiconductor device according to the present invention, and will be described in association with each other.
먼저, 제5도 및 제6도는 본 발명에 따른 반도체 소자 제조에 사용되는 노광 마스크(20)이다.5 and 6 are exposure masks 20 used in the manufacture of semiconductor devices according to the present invention.
상기 노광 마스크(20)는 투명기판, 예를들어 석영기판(21)상에 규소 산화막이나 에스.오.지(spin on glass)로 된 소정두께, 예를들어 두께 d의 단차막(23)이 반도체 기판의 주변회로 지역에 대응하는 테두리 부분에만 남도록 패턴닝되어 있으며, 크롬패턴으로 된 광차단막 패턴(22)들이 가로방향으로 길게 형성되어 있다. 상기 단차막(23)은 반도체 기판의 단차 △X만큼 빛의 동일 촛점선을 아래로 이동시킨다.The exposure mask 20 is formed of a silicon oxide film or a spin on glass on a transparent substrate, for example, a quartz substrate 21, for example, a stepped film 23 having a thickness d. It is patterned to remain only in the edge portion corresponding to the peripheral circuit region of the semiconductor substrate, and the light blocking film patterns 22 made of chromium patterns are elongated in the horizontal direction. The stepped film 23 moves the same focal line of light downward by the step ΔX of the semiconductor substrate.
상기 단차막(23)의 두께 d는The thickness d of the stepped film 23 is
(여기서, λ는 빛의 파장, η는 단차막의 굴절률, n 정수)로 표시되는 식에 의해 빛의 위상차가 상기 단차막(23)을 통과하지 않는 광에 대하여 360°의 정수배가 되도록 하여 형성한다.Where λ is the wavelength of light, η is the refractive index of the stepped film, n integer, and is formed such that the phase difference of the light is an integer multiple of 360 ° with respect to the light that does not pass through the stepped film 23. .
또한 상기 단차막(23)의 두께에 해당되는 깊이로 석영기판(21)을 식각하여 형성할 수도 있다.In addition, the quartz substrate 21 may be etched to a depth corresponding to the thickness of the stepped layer 23.
상기의 노광 마스크(20)를 사용한 감광막 패턴 제조방법을 살펴보면, 다음과 같다.Looking at the photosensitive film pattern manufacturing method using the exposure mask 20 as described above.
제7도(A)를 참조하면, 트랜지스터나 저항 또는 캐패시터 등이 형성되어 있는 셀영역(26)과 주변회로 지역(27)이 형성되어 있는 반도체 기판(25)상에 비노광지역이 패턴이 되는 포지티브 감광막(28)을 도포한 후, 제5도 및 제6도에 도시되어 있는 노광 마스크(20)를 사용하여 상기 감광막(28)을 노광한다. 이때 상기 셀영역(26)과 주변회로 지역(17)은 △X만큼의 단차가 있다.Referring to FIG. 7A, a non-exposed area becomes a pattern on a cell region 26 where a transistor, a resistor, a capacitor, or the like is formed, and a semiconductor substrate 25 on which a peripheral circuit area 27 is formed. After applying the positive photosensitive film 28, the photosensitive film 28 is exposed using the exposure mask 20 shown in FIG. 5 and FIG. At this time, the cell region 26 and the peripheral circuit region 17 has a step by ΔX.
상기 노광 마스크(20)에는 두께 d의 단차막(23)이 형성되어 있으므로 상기 셀영역(26)과 주변회로 지역(27)의 단차만큼 주변회로 지역(27)의 동일 촛점선(Ⅶ)이 내려가게 하여, 셀영역(26)뿐 아니라 주변회로 지역(27)에서도 감광막(28)의 표면에서 촛점이 일치된다.Since the stepped film 23 having a thickness d is formed in the exposure mask 20, the same focal line of the peripheral circuit area 27 is lowered by the step difference between the cell area 26 and the peripheral circuit area 27. As a result, the focus is coincident on the surface of the photoresist film 28 not only in the cell region 26 but also in the peripheral circuit region 27.
제7도(B)를 참조하면, 상기 노광된 감광막(28)을 현상하여, 상기 반도체 기판(25)의 셀영역(26)을 가로방향으로 가로지르는 감광막(28) 패턴을 형성한다. 이때 상기 감광막(28) 패턴은 제8도에 도시되어 있는 바와 같이 양 모서리 부분이 정확하게 형성된다.Referring to FIG. 7B, the exposed photosensitive film 28 is developed to form a photosensitive film 28 pattern that crosses the cell region 26 of the semiconductor substrate 25 in a horizontal direction. At this time, as shown in FIG. 8, the photoresist layer 28 pattern is formed at both corners accurately.
상기에서는 노광 마스크의 주변회로 지역에 대응되는 부분에 단차막을 형성하여, 그 부분의 동일 촛점선을 하강시킨 경우의 예이다.In the above, the stepped film is formed in a portion corresponding to the peripheral circuit region of the exposure mask, and the same focal line of the portion is lowered.
본 발명의 다른 실시예로서, 제9도에 도시되어 있는 바와 같이, 석영기판(31)의가장자리 셀영역에 대응되는 부분에 단차막(33)을 형성한 후, 광차단막 패턴(32)를 상기 단차막(33)과 석영기판(31)에 걸쳐 층이 지도록 형성하였다. 상기의 노광 마스크(30)도 층이진 동일 촛점선을 얻을 수 있으므로 동일한 효과를 얻을 수 있다.As another embodiment of the present invention, as shown in FIG. 9, after forming the stepped film 33 at the portion corresponding to the edge cell region of the quartz substrate 31, the light-blocking film pattern 32 is described above. A layer was formed over the stepped film 33 and the quartz substrate 31. Since the above exposure mask 30 can also obtain the same layered focal line, the same effect can be obtained.
또한, 제10도 및 제11도에 도시되어 있는 노광 마스크(40),(50)들은 석영기판(41),(51) 일측의 셀영역에 대응되는 부분에 상측 단차막(44),(54)이 형성되어 있으며, 석영기판 타측의 주변회로 지역과 대응되는 부분에 하측 단차막(43),(53)이 서로 동일한 두께로 형성되어 있고, 가로방향으로 양측이 단차진 광차단막 패턴(42),(52)이 형성되어 있다.In addition, the exposure masks 40 and 50 shown in FIGS. 10 and 11 are upper stepped films 44 and 54 at portions corresponding to the cell regions on one side of the quartz substrates 41 and 51. ) Is formed, and the lower stepped films 43 and 53 are formed to have the same thickness in the portion corresponding to the peripheral circuit region on the other side of the quartz substrate, and the light blocking film pattern 42 having both sides stepped in the horizontal direction , 52 are formed.
상기의 노광 마스크들(40),(50)은 상측 및 하측 단차막들이 같은 두께로 형성되어 있으므로, 단차막의 두께 결정시 위상에 관한 것은 고려하지 않아도 되며, 단지 보상 단차만 고려하면 된다.Since the upper and lower stepped films have the same thickness, the exposure masks 40 and 50 do not have to consider phases when determining the thickness of the stepped film, and only the compensation step is considered.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판상에 단차가 심하게 진 셀영역과 주변회로 지역이 형성되어 있는 반도체 소자상에 감광막 패턴을 형성하는 공정시, 상기 감광막의 노광에 사용되는 노광 마스크에서 주변회로 지역에 대응되는 부분에 상기 단차에 의한 촛점거리의 변화를 보상하는 단차막을 형성하였으며, 광의 동일촛점 거리가 상기 감광막의 표면에서 일치하여 정확한 형상의 감광막 패턴이 형성된다. 따라서, 사진현상 공정시 촛점여유도 및 공정마진이 증가되어 공정수율 및 반도체 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, in the method of manufacturing a semiconductor device according to the present invention, in the process of forming a photoresist pattern on a semiconductor device having a severely stepped cell region and a peripheral circuit region formed on a semiconductor substrate, In the exposure mask used for exposure, a stepped film for compensating for the change in focal length due to the step is formed in a portion corresponding to the peripheral circuit area, and the same focal length of the light is coincident on the surface of the photosensitive film to form an accurate photosensitive film pattern. do. Therefore, the focus margin and process margin are increased during the photolithography process, thereby improving process yield and reliability of the semiconductor device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028877A KR970008265B1 (en) | 1993-12-21 | 1993-12-21 | Exposure mask for production of semiconductor elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028877A KR970008265B1 (en) | 1993-12-21 | 1993-12-21 | Exposure mask for production of semiconductor elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950019906A KR950019906A (en) | 1995-07-24 |
| KR970008265B1 true KR970008265B1 (en) | 1997-05-22 |
Family
ID=19371958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028877A KR970008265B1 (en) | 1993-12-21 | 1993-12-21 | Exposure mask for production of semiconductor elements |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970008265B1 (en) |
-
1993
- 1993-12-21 KR KR1019930028877A patent/KR970008265B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950019906A (en) | 1995-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750000B2 (en) | Electron device manufacturing method, a pattern forming method, and a photomask used for those methods | |
| EP0126621B1 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US5302477A (en) | Inverted phase-shifted reticle | |
| US5486449A (en) | Photomask, photoresist and photolithography for a monolithic IC | |
| US5128283A (en) | Method of forming mask alignment marks | |
| US6559063B2 (en) | Method for manufacturing semiconductor wafer having resist mask with measurement marks for measuring the accuracy of overlay of a photomask | |
| US5756235A (en) | Phase shift mask and method for fabricating the same | |
| KR970008265B1 (en) | Exposure mask for production of semiconductor elements | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| US20030039892A1 (en) | Method of optical proximity correction | |
| US6345210B1 (en) | Method of using critical dimension mapping to qualify a reticle used in integrated circuit fabrication | |
| JPH06324475A (en) | Reticle | |
| JP3409924B2 (en) | Photomask, method of manufacturing the same, and method of manufacturing semiconductor integrated circuit device using the same | |
| JP3529967B2 (en) | Manufacturing method of photomask blanks with alignment marks | |
| KR20030001560A (en) | Photo mask of contact of semiconductor device | |
| KR0138066B1 (en) | The manufacture of phase shift mask | |
| US20200241431A1 (en) | Method for designing photomask and semiconductor photolithography process | |
| KR100780761B1 (en) | Controlling Method of Adjusting a Position Using Mask Process | |
| KR970009821B1 (en) | Fabrication method of semiconductor device | |
| KR100333537B1 (en) | Contact manufacturing method of semiconductor device | |
| JPH07111231A (en) | Semiconductor device and its manufacture | |
| KR100516746B1 (en) | Manufacturing method of exposure mask | |
| KR0179778B1 (en) | Exposure mask for wafer of semiconductor | |
| KR100855864B1 (en) | Fabricating method for mask of semiconductor device | |
| KR100577556B1 (en) | method for matching exposing equipment for semiconductor manufaction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |