KR970006129Y1 - Circuit for correction of horizontal size - Google Patents
Circuit for correction of horizontal size Download PDFInfo
- Publication number
- KR970006129Y1 KR970006129Y1 KR2019930025969U KR930025969U KR970006129Y1 KR 970006129 Y1 KR970006129 Y1 KR 970006129Y1 KR 2019930025969 U KR2019930025969 U KR 2019930025969U KR 930025969 U KR930025969 U KR 930025969U KR 970006129 Y1 KR970006129 Y1 KR 970006129Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- horizontal
- horizontal size
- synchronization
- generating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
Abstract
요약없슴No summary
Description
제1도는 종래의 뮤트회로가 있는 수평 사이즈 보정회로도.1 is a horizontal size correction circuit with a conventional mute circuit.
제2도의 동기신호가 없을시의 제1도 각부의 파형도.FIG. 1 shows waveforms of respective parts in the absence of the synchronization signal of FIG. 2. FIG.
제3도는 동기신호가 있을시의 제1도 각부의 파형도.3 is a waveform diagram of each part of FIG.
제4도는 본 고안의 수평사이즈 보정회로의 동작 블록구성도.4 is an operation block diagram of a horizontal size correction circuit of the present invention.
제5도는 제4도보다 상세한 수평 사이즈 보정회로도.5 is a horizontal size correction circuit diagram more detailed than FIG.
제6도는 제4도의 동작 설명테이블.6 is an operation description table of FIG.
제7도는 동기신호가 없을시의 제4도 각부의 파형도.7 is a waveform diagram of each part of FIG. 4 in the absence of a synchronization signal.
제8도는 동기신호가 있을시의 제4도 각부의 파형도.8 is a waveform diagram of each part of FIG.
제9도는 보정회로 적용후 출력화면 비교도.9 is a comparison of the output screen after applying the correction circuit.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 뮤트(MUTE)회로2 : 수평사이즈 콘트롤 회로1: MUTE circuit 2: Horizontal size control circuit
3 : 수평 발진부4 : 동기유무검출부3: horizontal oscillation unit 4: synchronization presence detection unit
5 : 평활부6 : 전압비교부5: smoothing part 6: voltage comparing part
7 : 보상전압발생부7: Compensation voltage generator
본 고안은 일반 모니터에서 수직 또는 수평동기 신호가 없을 때 화면의 수평사이즈가 좁게 디스플레이 되고 때로는 수평출력부의 드라이브가 오버드라이브 상태가 되어 출력 트랜지스터의 파괴 또는 신뢰성 저하를 초래하므로 무신호시에도 수평사이즈를 크게 하고 일정하게 동작하도록 하는 수평 사이즈 보정회로에 관한 것이다.In the present invention, the horizontal size of the screen is narrowly displayed when there is no vertical or horizontal synchronous signal in a general monitor, and sometimes the drive of the horizontal output part is overdriven, which causes the output transistor to be destroyed or the reliability decreases. And a horizontal size correction circuit to operate constantly.
종래의 수평 사이즈 보정회로는 첨부된 도면 제1도와 같이, 수평 및 수직동기 신호를 검출하여 제어신호로 출력하는 뮤트(MUTE)회로(1)와, 상기 뮤트회로에서 출력된 신호를 신속히 전달하는 병렬 연결된 콘덴서(C1)와 저항(R1)과 상기 콘덴서(C1)와 저항(R1)으로부터 출력된 출력신호와 수평사이즈 콘트롤회로(2)의 출력신호를 입력으로하여 수평사이즈를 조절하는 수평발진부(3)로 구성된다.The conventional horizontal size correction circuit includes a mute circuit 1 for detecting horizontal and vertical synchronous signals and outputting them as a control signal, as shown in FIG. 1, and a parallel circuit for rapidly transferring the signals output from the mute circuit. Horizontal oscillator (3) for adjusting the horizontal size by inputting the connected capacitor (C1) and resistor (R1), the output signal from the capacitor (C1) and resistor (R1) and the output signal of the horizontal size control circuit (2). It is composed of
이상과 같이 구성된 종래 기술 동작을 상세히 설명하면, 제2도의 (가),(나)와 같이, 수평 및 수직동기 신호가 없을 경우 상기 뮤트회로(1)의 출력은 하이가 되므로 제2도의 (다)처럼 하이 전압이 발생하고 이 출력전압은 상기 수평사이즈 콘트롤회로(2)의 출력전압과 중첩되어 제2도(라)와 같은 보상된 전압이 발생된다.Referring to the prior art operation configured as described above in detail, as shown in (a) and (b) of FIG. 2, when there is no horizontal and vertical synchronization signal, the output of the mute circuit 1 becomes high. A high voltage is generated and the output voltage overlaps with the output voltage of the horizontal size control circuit 2 to generate a compensated voltage as shown in FIG.
즉 무신호시 수평사이즈 콘트롤 출력전압을 상기 뮤트회로(1)의 출력전압만큼 수평발진부(3)에 보상하여, 무신호시에도 수평사이즈를 보정하도록 하였다.That is, the horizontal size control output voltage at no signal is compensated to the horizontal oscillator 3 by the output voltage of the mute circuit 1, so that the horizontal size is corrected at no signal.
이와 역으로 제3도(가),(나)와 같이, 수평 및 수직 동기신호가 있을 경우에는 뮤트회로(1)의 출력은 제3도(다)와 같이 로우가 되므로 제3도(라)와 같은 수평사이즈 콘트롤 전압만 출력하도록 되었다.On the contrary, when there are horizontal and vertical synchronization signals as shown in FIG. 3 (a) and (b), the output of the mute circuit 1 becomes low as shown in FIG. 3 (c). Only horizontal size control voltage is output.
그러나 이와같은 종래 기술에는 뮤트회로가 있는 모니터에서는 무신호시에도 수평사이즈 보정이 가능하도록 되어 있으나, 대부분 일반 모니터에는 뮤트회로가 없어 수평사이즈가 좁게 디스플레이되고 때로는 수평드라이브가 오버드라이브 상태가 되어 출력 트랜지스터의 파괴 또는 신뢰성 저하를 초래하고 있다.However, in the conventional technology, the horizontal size correction is possible even when there is no signal in a monitor with a mute circuit, but in general, the horizontal size is narrowly displayed because there is no mute circuit, and the horizontal drive is sometimes overdriven, It causes destruction or deterioration of reliability.
따라서, 본 고안의 목적은 뮤트회로 유·무에 관계없이 보상전압을 발생하여 항상 일정한 수평사이즈를 유지시키는 수평사이즈 보정회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a horizontal size correction circuit that generates a compensation voltage regardless of whether or not there is a mute circuit and always maintains a constant horizontal size.
이와같은 본 고안의 목적은 제4도에 도시된 바와같이 수평/수직 동기의 입력 유무를 검출하여 그 검출된 결과에 따라 수평 보상제어 신호를 발생하는 동기검출수단과, 상기 동기 검출수단에서 얻어진 결과에 따라 수평보상 전압을 발생하여 수평사이즈 제어 전압에 중첩시켜 일정한 수평사이즈를 유지시키는 보상전압 발생수단을 포함하여 된 수평사이즈 보정회로로써 달성되는 것이다.The purpose of the present invention is to detect the presence or absence of horizontal / vertical synchronization input as shown in FIG. 4 and to generate a horizontal compensation control signal according to the detected result, and the result obtained by the synchronization detecting means. Is achieved by a horizontal size correction circuit comprising a compensation voltage generating means for generating a horizontal compensation voltage and superimposing the horizontal size control voltage to maintain a constant horizontal size.
제5도는 제4도보다 상세한 수평사이즈 보정회로로써, 스위칭 소자인 트랜지스터(Q1),(Q2)로 수평 및 수직 동기 유무에 따라 출력 파형을 발생하는 동기 검출부(4)와, 제1적분회로인 저항(R2)과 전해 콘덴서(C1) 그리고 제2적분회로인 저항(R3)와 전해 콘덴서(C2)로 상기 동기 검출부(4)에서 얻은 신호파형을 직류로 정형화시키는 평활부(5)와, 상기 평활부(5)에서 얻은 신호 전압을 아이씨의 마이너스단에 저항(R4)(R6)에 의해 설정된 기준전압은 플러스단에 연결비교하여 보상전압유무를 결정하여 주는 전압비교부(6)와, 상기 전압비교부(6)에서 얻어진 제어전압을 스위칭 소자인 트랜지스터(Q3)의 베이스에 연결하여 출력된 전압은 저항(R8),(R9)에 의해 설정된 다음 신호의 역류를 방지하는 다이오드(D1)에 의해 수평 사이즈 보상전압을 발생하는 보상전압 발생부(7)와, 상기 보상전압 발생부(7)의 출력과 수평사이즈 콘트롤회로(2)의 출력은 수평발진부(3)에 입력되는 구성을 하고 있다.FIG. 5 is a horizontal size correction circuit more detailed than FIG. 4, which is a transistor Q1 and Q2 which are switching elements, and a synchronization detector 4 for generating an output waveform in accordance with the horizontal and vertical synchronization, and a first integrating circuit. A smoothing part 5 for shaping the signal waveform obtained from the synchronous detecting part 4 with a direct current by the resistor R2, the electrolytic capacitor C1, and the resistor R3 and the electrolytic capacitor C2 as the second integrating circuit; The voltage comparison unit 6 which compares the signal voltage obtained from the smoothing unit 5 to the negative terminal of the IC by the resistors R4 and R6 is connected to the positive terminal to determine the compensation voltage, and the voltage ratio. The voltage outputted by connecting the control voltage obtained at the grant 6 to the base of the transistor Q3 as the switching element is horizontal by a diode D1 which prevents the reverse flow of the next signal set by the resistors R8 and R9. A compensation voltage generator 7 for generating a size compensation voltage; The output of the output horizontal size control circuit 2 of the groups compensation voltage generating section 7 has a configuration in which the input to the horizontal oscillation unit (3).
이와같이 구성된 본 고안의 작용, 효과를 제5도 내지 제8도를 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to Figures 5 to 8 of the operation, effects of the present invention configured as described above.
첫째로, 동기 신호가 없을 경우에는 제5도에서 동기 유무검출부(4)는 스위칭 소자인 트랜지스터(Q1),(Q2)의 베이스에 동기신호가 인가되지 않으므로 트랜지스터(Q1),(Q2)는 오프 상태가 된다.First, in the absence of the synchronization signal, in FIG. 5, since the synchronization detection unit 4 does not apply the synchronization signal to the bases of the transistors Q1 and Q2, which are switching elements, the transistors Q1 and Q2 are turned off. It becomes a state.
따라서 제6도의 동작설명을 테이블과 제7도(가)(나)를 참조하여 입력파형이 로우이면 출력파형은 하이로 되어 제7도(다)와 같이 하이 출력파형이 된다.Therefore, referring to the operation of FIG. 6 and the table and FIG. 7 (a), if the input waveform is low, the output waveform becomes high and becomes a high output waveform as shown in FIG.
평활부(5)는 상기 동기유무 검출부(4)의 하이 출력파형을 정형화하여 제7도(라)의 B점 전압과 같이 하이로 출력한다.The smoothing unit 5 shapes the high output waveform of the synchronization presence detecting unit 4 and outputs the high output like the point B voltage shown in FIG.
전압 비교부(6)는 상기 평활부에서 얻은 신호전압이 기준전압인 제7도 (라)의 C점 전압보다 높으므로 비교 아이씨의 동작은 온이되어 제7도 (마)와 같이 로우로 출력된다.Since the voltage comparator 6 obtains the signal voltage obtained from the smoothing unit higher than the point C voltage of FIG. 7 (D) which is the reference voltage, the operation of the comparison IC is turned on and outputs low as shown in FIG. 7 (E). do.
보상전압 발생부(7)는 상기 전압비교부로부터 로우가 트랜지스터(Q3)의 베이스에 입력되어 트랜지스터(Q3)는 온이되고 출력파형은 제7도(바)와 같이 하이로 출력된다.In the compensation voltage generator 7, a low is input from the voltage comparator to the base of the transistor Q3 so that the transistor Q3 is turned on and the output waveform is output high as shown in FIG. 7 (bar).
이 출력은 저항(R8),(R9)과 다이오드(D1)에 의해 적정 보상전압으로 설정된 다음 수평 사이즈 콘트롤회로(2)의 출력과 중첩되어 무신호시 수평사이즈를 크게 조정시킨다.This output is set to an appropriate compensation voltage by resistors R8, R9 and diode D1 and then overlaps with the output of the horizontal size control circuit 2 to greatly adjust the horizontal size at no signal.
이때 수평 발진부(3)의 입력은 제7도(사)와 같이 보상된 전압이 인가된다.At this time, the compensated voltage is applied to the input of the horizontal oscillator 3 as shown in FIG.
둘째로, 동기신호가 있을 경우에는 동기 유무 검출부(4)의 트랜지스터(Q1),(Q2)의 베이스에 제6도와 제8도 (가),(나)와 같이 펄스파형이 입력되므로 제8도(다)와 같이 펄스파형으로 출력된다.Secondly, when there is a synchronization signal, pulse waveforms are input to the bases of the transistors Q1 and Q2 of the synchronization detection unit 4 as shown in FIG. 6 and FIG. 8 (a) and (b). The pulse wave is output as shown in (c).
이 파형은 평활부(5)의 제1,2적분회로를 통해 직류로 전환되어 제8도(라)의 B점 전압과 같이 직류 신호 전압이 되고 한편 기준전압은 제8도(라)의 C점 전압과 같이 기준전압이 출력되어 여기서 신호 전압(B점전압)은 기준전압(C점전압)보다 낮으므로 비교아이씨는 오프되어 제8도(마)와 같이 하이로 출력하게 된다.This waveform is converted to direct current through the first and second integrating circuits of the smoothing part 5 to become a direct current signal voltage as shown in the point B voltage of FIG. 8 (D), while the reference voltage is C of FIG. 8 (D). Since the reference voltage is output like the point voltage, and the signal voltage (point B voltage) is lower than the reference voltage (point C voltage), the comparison IC is turned off and outputs high as shown in FIG.
따라서 보상전압 발생부(7)는 트랜지스터(Q3)의 베이스에 인가되므로 트랜지스터(Q3)는 오프상태가 되어 에미터에는 제8도(바)와 같이 로우로 출력하게 됨에 따라 수평사이즈 콘트롤회로(Q3)의 출력 전압만이 제8도(사)와 같이 수평발진부(3)에 입력된다.Therefore, since the compensation voltage generator 7 is applied to the base of the transistor Q3, the transistor Q3 is turned off and outputs low to the emitter as shown in FIG. 8 (bar). ) Only the output voltage is input to the horizontal oscillator 3 as shown in FIG.
이상에서 본 바와같이 본 고안은 뮤트회로의 유무에 관계없이 무신호시에도 제9도에서와 같이 수평사이즈를 보정할 수 있는 보상 전압을 발생시켜 수평사이즈를 크게하여 일반 모니터의 수평단 특히 고압 편향 일체형 멀티 싱크 모니터 수평단에 유용한 회로가 된다.As described above, the present invention generates a compensation voltage capable of correcting the horizontal size as shown in FIG. 9 even when there is no mute circuit, and increases the horizontal size by integrating the horizontal stage of a general monitor, especially a high voltage deflection integrated type. This is useful circuit for horizontal stage of multi sync monitor.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930025969U KR970006129Y1 (en) | 1993-12-01 | 1993-12-01 | Circuit for correction of horizontal size |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930025969U KR970006129Y1 (en) | 1993-12-01 | 1993-12-01 | Circuit for correction of horizontal size |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950022028U KR950022028U (en) | 1995-07-28 |
KR970006129Y1 true KR970006129Y1 (en) | 1997-06-19 |
Family
ID=19369492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019930025969U KR970006129Y1 (en) | 1993-12-01 | 1993-12-01 | Circuit for correction of horizontal size |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970006129Y1 (en) |
-
1993
- 1993-12-01 KR KR2019930025969U patent/KR970006129Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950022028U (en) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070176617A1 (en) | Temperature compensation circuit and testing apparatus | |
KR970006129Y1 (en) | Circuit for correction of horizontal size | |
KR910003547B1 (en) | Method and circuit generating triangle wave voltage | |
KR100803681B1 (en) | Back-porch clamp | |
KR100274062B1 (en) | Horizontal scanning pulse signal control circuit using digital circuit | |
KR960030639A (en) | Clamp pulse generating circuit | |
JPH10335089A (en) | Dimming burst pulse generating circuit for backlight lighting system | |
US4791325A (en) | Class B clamp circuit | |
KR0128520B1 (en) | A keyed clamp circuit using a sync signal distributor | |
KR0171615B1 (en) | Circuit device for generating vertical frequency deflection current | |
KR940005071Y1 (en) | Horizontal deflection delay circuit | |
FI88767C (en) | Vertikalavlänkningsströmgenerator | |
KR0138370B1 (en) | Horizontal blanking signal compensation | |
KR200204163Y1 (en) | Vertical launching circuit for display device | |
KR930005667Y1 (en) | Automatic switching circuit | |
KR890001339Y1 (en) | Horizental york in put circuit for a monitor | |
KR100195737B1 (en) | Video clamping pulse generating circuit using afc pulse of monitor | |
JP2931713B2 (en) | Clamp circuit | |
KR870001262Y1 (en) | Synchronous signal generator | |
KR910009207Y1 (en) | Quasi-fbt pulse generating circuit | |
KR920007509Y1 (en) | Oscillating voltage stability circuit | |
KR0115461Y1 (en) | The saturation compensation of image signal | |
KR800000900Y1 (en) | Correction circuit for deflection distortion | |
KR0164527B1 (en) | Circuit for controlling input-polarity of synchronization signals | |
JPH0671315B2 (en) | Feedback type clamp circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20061220 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |