KR970005130B1 - 고속 디지탈/아날로그 변환장치용 오차 보정장치 및 그 오차 보정방법 - Google Patents

Abstract

내용 없음.

Description

고속 디지털 /아날로그 변환장치용 오차 보정장치 및 그 오차 보정방법.

본 발명은 디지털 /아날로그 데이터 변환장치의 오차보정기법에 관한 것으로, 특히 고속 고해상도를 갖는 디지털 /아날로그 변환장치에서 발생되는 오차를 보정하는 장치 및 그 오차보정방법에 관한 것이다.

일반적으로, 고속 고해상도를 갖는 디지털 /아날로그 변환장치를 구현하는데 있어서는, 높은 해상도를 얻기 위하여, 전류원으로 구성된 전류스위치를 사용하게 되며, 이 경우 전류원의 정밀도가 출력의 정밀도, 특히 DNL(Differential Nonlinearity: 이하 DNL이라 약칭함) 및 INL(Intergral Nonlinearity: 이하 INL이라 약칭함)을 결정하게 된다. 이로 인하여 고해상도, 특히 10비트 이상의 D/A 변환장치를 설계하는데 있어서 고정밀의 전류원을 실현하기가 어려워 고해상도를 얻기가 어려웠다.

일반적으로, 10비트 DAC를 설계할 때 상위 4비트는 디코딩하여 15개의 신호가 되고, 하위 6비트는 그대로 전달된다(세그먼트(segment)방식).

그러므로, 이러한 방식의 경우 전류원들의 비는,

즉, 64 : 1이 가장 좋지 못한 경우인데, 이 경우 단위 전류원의 매칭정도가 ±1.563%이내에 들어가야한다. 그러나, 이 전류원들을 설계할 때 거리가 적어도 600μm되기 때문에 ±1.563%를 만족시키기가 대단히 어렵게 되는 것이다.

따라서, 종래에는 상술한 바와 같은 단점을 해소하기 위하여, 별도의 트리밍 과정을 거치거나 동작전에 오차보정을 수행하는 방식이 제안되었으나, 이러한 형태의 경우에 있어서는 장치 자체가 복잡하게 될 뿐만 아니라 이로 인해 비용 상승이 초래되는 문제가 있다.

즉, 이와 같이 동작전에 오차보정을 수행하는 방식이 경우, 전류원 대신 저항을 쓰게 되면, 상술한 바로부터 알 수 있는 바와 같이, ±1.563% 이내의 저항매칭이 있어야 한다. 그러나, 실제의 경우 이를 만족시키기 못하므로 저항을 트리밍하게 된다. 따라서, 이러한 방법으로 웨이퍼상에서 저항크기를 인위적으로 줄이거나 금속을 결합하는 방법 등 여러 가지 방법을 사용하게 되므로 결과적으로 테스트 시간 및 비용상승의 결과를 초래하게 된다.

또한, 동작중에 오차보정을 수행하는 방식이 제안되었으나, 이 방식 또한 회로의 동작속도가 느려 일반적인 적용이 어렵다는 문제점이 있다.

즉, 이러한 방식은 기본적으로 저속에서 동작할 수 있도록 구성된 형태로서, 전류원으로 사용되는 MOS트랜지스터의 출력전류를 기준전류로 이용하여 일정한 값이 되도록 트랜지스터의 게이트 전하를 조절한다.

따라서, 이러한 방식의 경우 어떤 전류원이 오차보정중에 있으면 여분의 전류원이 그 역할을 대신하여 출력에 공급하므로 에러발생의 여지가 크며, 축적된 전하가 기생소자를 통해 계속적으로 누설되어 계속적인 오차보정을 수행하기가 곤란하므로 결국 동작속도가 느리다는 문제를 갖는다.

다른 한편, 상술한 종래기술의 다른 예로서는 D. Wouter J. Groeneveld 등에 의해 「IEEE. JSSC. Vol 24, No. 6, pp. 1517~1522 Dec. 89」에 A self-Calibration Technidue for Monolothic High-Resolution D/A Converters의 제목으로 발표된 오디오용 D/A 변환장치가 있다.

상기한 종래방식은 저속 해상도의 DAC에서 고해상도를 얻기 위하여, 전류원의 게이트에 부가적으로 존재하는 기생전하를 조정함으로서 각각의 전류를 조정하는 것이다. 다시말해, 상기한 종래방식은 기본적으로 저속에서 동작할 수 있도록 구성된 형태로서 전류원으로 사용되는 MOS 트랜지스터의 출력전류를 기준전류를 이용하여 일정한 값이 되도록 트랜지스터의 게이트 전하를 조정하는 것이다. 이와 같은 방식은 만일에 어떤 전류원이 조정중에 있으면 여분의 전류원이 이를 대신하여 출력에 전류를 공급해 주므로, 오차보정을 수행하고 있다 하더라도 실제 회로의 동작에는 영향을 미치지 않게 되는 것이다.

그러나 상술한 바와 같은 종래기술은 기본적으로 전하가 충전된 상태에서 사용되기 때문에, 이 전하가 기생소자를 통해 계속적으로 누설되므로 계속적인 오차보정을 수행해야만 한다. 따라서, 이로 인하여 출력에 계속적인 오차보정에 의한 잡음 성분이 존재하게 된다.

또한, 상기한 종래방식은 기준전류원과 같은 전류를 출력하도록 조정하는 것이 목적이나, 실제로는 일정량의 오프셋이 발생되는 문제가 야기된다. 더욱이, 상기한 종래기술은 오차보정을 필요에 따라 온/오프시킬수가 없다는 단점을 갖는다.

따라서, 본 발명은 상술한 종래기술의 문제점에 착안하여 안출한 것으로서, ADC와 보조전류원을 이용한 오차보정을 수행함으로써 간단한 하드웨어로 최적화된 오차보정을 고정밀하게 수행할 수 있는 고속 디지탈/아날로그 변환장치용 오차보정장치를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 상기한 고속 디지털 /아날로그 변환장치에 있어서의 최적화된 오차보정방법을 제공하는데 있다.

상기 목적을 달성하기 위한 일관점에 따른 본 발명은, 입력되는 디지털신호를 복수의 전류원을 갖는 기준 전류원의 전류를 통해 오차보정을 수행하여 아날로그 신호로 변환하는 고속 디지탈/아날로그 변환장치용 오차보정장치에 있어서, 상기 복수의 전류원을 갖는 기준전류원 ; 상기 복수의 전류원의 전류값을 조절하기 위한 보조전류원 ; 상기 기준전류원의 출력측에 접속되어 상기 복수의 전류원에 상응하는 수의 스위칭부재로 구성되고, 상기 각 전류원의 전류 흐름을 각각 제어하는 스위칭수단 ; 상기 스위칭수단의 출력 전류값과 기설정된 기준전류값간의 차값을 추출하고, 이 추출된 차값을 A/D 변환하여 얻은 실제 보정된 값과 목표 보정값간의 차를 산출하며, 이 산출결과에 의거하여 상기 오차보정을 위한 제어신호를 생성하고, 이 생성된 제어신호에 따라 상기 기준전류원내의 각 전류원과 상기 스위칭수단내의 각 스위칭부재의 출력을 제어하는 오차보정수단 ; 및 상기 스위칭수단내 각 스위칭부재의 출력측에 각각 접속된 다수의 스위칭부재로 구성된 출력전류 스위칭수단으로 이루어진 고속 디지털/아날로그 변환장치용 오차보정장치를 제공한다.

또한, 스위칭수단내의 각 스위칭부재는 케이트와 소오스가 오차보정수단의 출력측과 입력측에 각각 접속되고 드레인이 기준 전류원에 접속된 제1트랜지스터와, 게이트가 오차보정수단의 출력측에 접속되고 소오스가 출력전류 스위칭수단에 접속되며 드레인이 보조 전류원에 접속된 제2트랜지스터와, 게이트가 오차보정수단의 출력측에 접속되고 소오스가 출력전류 스위칭수단에 접속되며 드레인이 기준전류원에 접속된 제3트랜지스터로 구성된다.

한편, 상술한 바와 같은 본 발명의 고속 디지털 /아날로그 변환장치에 포함되는 오차보정수단은 스위칭수단의 출력과 기준전류값과의 차이를 A/D 변환하는 A/D 변환부와, 이 A/D 변환된 차이값에 의거하며 오차보정을 수행하기 위한 제어신호를 발생하는 오차보정 로직으로 더욱 이루어진다.

상기 목적을 달성하기 위한 다른 관점에 따른 본 발명은, 디지털 신호를 아날로그신호로 변환할 때, 복수의 전류원을 갖는 기준전류원과 상기 각 전류원에 각각 대응하는 스위칭부재를 갖는 스위칭수단의 출력 전류값을 이용하여 오차보정을 수행하는 방법에 있어서, 상기 스위칭수단의 출력 전류값과 기설정된 기준전류값간의 측정 오차값을 추출하여 A/D 변환하는 단계 : 상기 AD 변환된 측정 오차값에 이전의 잔여 측정 오차값을 가산하여 보정을 수행하는 단계 ; 오차보정용 램의 정보를 판독하며, 이 판독된 정보에 따라 측정된 오차값이 기설정된 소정범주에 포함되는지의 여부를 체크하는 단계 ; 및 상기 단계에서의 체크결과, 상기 측정된 오차값이 상기 기설정된 소정범주를 벗어날 때 상기 보정된 양만큼 상기 측정된 오차값을 수정하는 단계로 이루어진 고속 디지털 /아날로그 변환장치에서의 오차보정방법을 제공된다.

또한, 상기한 본 발명의 오차보정방법은 실질적으로, 오차의 측정값 ADC와 설정된 디지털 기준치와의 차이를 구하여 기존의 나머지 측정된 오차값을 합한 값을 보정하는 단계와, 측정된 오차값을 체크하여 그 값이 설정된 소정영역에 있는 경우 오차보정을 수행하지 않고 측정된 오차값이 설정된 소정영역을 벗어나는 경우 오차보정용 램의 정보를 이용하여 보정된 양만큼 측정된 오차값을 수정하는 단계를 포함하며, 측정된 오차값은 적어도 보정의 최소단위 보다 작게 설정된다.

더욱이, 상기한 본 발명에 따른 오차보정방법은 오차보정치를 합산 또는 최대 최소를 계산하여 이 오차보정치가 중간값이 되도록 기준치를 수정하는 단계를 더욱 포함하며, 이러한 기준치 수정단계는 오차보정치를 합산한 후에 이 합산된 값과 소망하는 값과의 차이를 구하고 이 구해진 값에 일정상수를 곱하여 오차보정의 기준치에 더하는 단계로 이루어진다.

제1도는 본 발명에 따른 고속 디지털 /아날로그 변환장치용 오차보정장치의 블럭구성도.

제2도는 제1도에 도시된 본 발명에 따라 보조전류원이 연결된 단위전류원의 블럭도.

제3도는 제1도에 도시된 오차보정부의 세부적인 블럭구성도.

제4도는 본 발명에 따른 오차보정과정을 보여주는 플로우챠트.

제5도는 본 발명에 따른 오차보정과정에서 기준치를 수정하는 과정을 보여주는 플로우챠트.

제6도는 제1도에 도시된 오차보정용 스위칭부내의 각 스위칭부재의 세부회로도(MSB).

제7도는 제1도에 도시된 오차보정용 스위칭부내의 LSB 스위칭부재의 세부회로도.

제8도는 본 발명에 따른 오차보정장치를 이용하여 10비트 D/A 변환장치를 실제 구현한 예시도.

제9도는 오차보정 수행전과 수행후의 INL의 그래프.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.

제1도는 본 발명에 따른 고속 디지털 /아날로그 변환장치(이하 D/A 변환장치라 함)용 오차보정장치의 블록구성도를 나타낸다. 동도면에 있어서, 참조번호 10은 복수의 전류원(I)을 갖는 기준전류원을 나타내고, 20은 복수의 각 전류원(I)의 전류값을 조절하기 위한 보조전류원을 나타내며, 30은 상기한 복수의 전류원(I)의 수에 상응하는 수의 스위칭부재(C)로 구성되어 각 전류원(I)의 전류흐름을 제어하는 스위칭부를 나타내고, 40은 스위칭부(30)내의 각 스위칭부재(C)로부터의 전류신호에 의거하여 오차보정을 위한 제어신호를 생성하고 이 생성된 제어신호에 따라 기준전류원(10)과 스위칭부(30)를 제어하는 오차보정부를 나타내며, 50은 스위칭부(30)의 출력측에 접속된 출력전류 스위칭부를 나타낸다.

동도면에 도시된 바와 같이, 본 발명의 D/A 변환장치용 오차보정장치는 총 N개의 전류원(I)을 갖는 n비트의 D/A 변환장치용 오차보정기로서, 이중 최하위 m 비트 이진 전류원을 사용하고, K(k=n-m) 비트에 대해서는 분할을 사용하는 D/A 변환장치용 오차보정장치이다. 이 경우, 기준전류원(10)에 포함되는 I₀부터 I_N-1까지 총 N(N=2^n=m)개의 전류원은 설계상 같은 전류값을 갖도록 하여 제작되고, I₀는 다시 M(M=2^m)개로 나누어져 LSB전류를 형성한다. 이때, 압력디지탈의 최상위로부터 K 비트까지를 디코딩하여 순차적으로 I₁,I₂,…I_N-1의 순으로 켜지게 하고, m 비트에 대해서는 별도의 디코딩 과정없이 M개로 나누어진 I₀를 이진비(binary scale)로 온/오프시키므로서 최종적으로 n 비트의 D/A 변환장치를 구현할 수가 있다.

실제적으로 D/A 변환장치용 오차보정장치는 각 전류원 I₁의 편차에 따라 DNL과 INL이 발생하고, 이에 의하여 최종적인 D/A 변환장치의 정밀도가 결정된다.

따라서, 고해상도의 D/A 변환장치를 구현하기 위해서는 결국 전류원간의 오차가 최소가 되어야 하나, 별도의 조정없이 구현할 수 있는 전류원의 정밀도에는 한계가 있으므로 구현할 수 있는 D/A 변환장치의 해상도가 제한되게 된다.

이와 같이 전류원의 전류를 보정하는 방법으로는 여러 가지 형태가 고려될 수 있으며, 이러한 여러 가지 방법들중의 하나로서 제2도에 도시된 바와 같은 방법을 들 수가 있다. 제2도로부터 알 수 있는 바와 같이, 기존의 전류원(I)에 보조 전류값 I△,2I△,…,2^I-1,I△를 갖는 전류원을 연결함으로서, 최종 전류 출력값(I_out)은 최소 I에서 최대 I+(2^I-1)I△I까지 변환하게 하여 실제의 전류출력 I가 목적치에서 벗어나는 값을 보조전류원(20)으로 보상해 주므로서 소망하는 정밀도를 얻을 수가 있게 된다.

제3도는 전술한 제1도에 도시된 본 발명의 고속 D/A 변환장치용 오차보정장치내의 오차보정부(40)의 세부적인 블럭구성도를 나타낸다.

동도면에 도시된 바와 같이, 오차보정부(40)는 제1도에 도시된 스위칭부(30)의 출력 전류값과 기준전류값(I_dummy)사이의 차이를 구하기 위한 감산기(42)와, 구해진 차이값을 A/D 변환하는 1비트의 A/D 변환부(44)와, 이 A/D 변환부(44)의 출력값에 의거하여 오차보정을 수행하기 위한 오차보정로직(46)을 포함한다.

따라서, 상기와 같은 구성에 의해 오차보정부(40)내의 A/D 변환부(44)는 오차보상의 최소단위 I△ 보다 더 낮은 해상도를 가질 수 있으며, 이때의 해상도를 I△라 할 때 이 추가의 해상도를 사용하여 오차보정하고자 하는 전류의 출력값(I_cell)과 기준전류값(I_dummy)과의 차이를 A/D 변환함으로서 차이에 대한 디지털값 ADC를 얻을 수가 있게 된다.

그 결과, 오차보정로직(46)에서는 A/D 변환부(44)로부터의 출력값을 분석하여 실제 보정된 값과 보정 목표값간의 차를 산출하며, 이러한 산출결과에 의거하여 상기 오차보정을 위한 제어신호를 생성하며, 여기에서 생성된 오차보정용 제어신호는 오차값 보정을 위해 기준전류원(10)내의 각 전류원 및 스위칭부(30) 내의 각 스위칭부재로 각각 제공된다.

제4도는 제1도에 도시된 본 발명의 고속 A/D 변환장치용 오차보정장치를 사용하여 오차보정을 수행하는 과정을 나타낸 플로우챠트이다.

본 발명에 있어서, 오차보정부(40)내의 오차보상용 A/D 변환부(44)의 LSB는 오차보정상의 최소단위에 비하여 더 작은 값을 가질 수 있으며, 이 경우에는 1/4인 경우이다. 따라서, 전술한 제2도에 도시된 바와 같이, 기준전류원(10)내의 각 전류원을 보상할 수 있는 범위와 최소 해상도는 한계가 있으므로 가장 근접된 값으로 보상하게 되더라도 최소한의 미세한 오차는 존재하게 된다. 그러나, 보다 높은 해상도를 갖는 A/D변환기의 출력값을 분석하여 실제 보정된 값과 보정 목표와의 차를 계산할 수가 있다. 그러므로 D/A 변환장치의 각 전류원이 순간적으로 온/오프 되기 때문에, 본 발명에서와 같이 보정하지 못한 양을 다음 전류원을 보정할 때에 사용하게 되면, 최종 출력에 미치는 영향을 복합적으로 보정하는 결과가 된다. 따라서, 본 발명에 따른 이러한 오차보정방법에 의하여 제한된 해상도를 갖는 보정량 만으로도 최적의 보정기능을 수행할 수가 있게 된다.

이와 같은 보정과정의 흐름이 제4도에 명확하게 도시되어 있으며, 동도면을 참조하여 설명하면 다음과 같다.

먼저, 오차의 측정값 ADC와 디지털 기준치 REF와의 차이를 기존의 나머지 오차값 RES에 합한 값을 보정한 다음(단계 400), i번째의 오차보정용 램(도시생략)의 정부(CD)를 판독하고(단계 410), 이 정보(CD)에 따라 측정된 오차값 RES를 체크한다(단계 420). 이 경우에 RES에는 보정의 최소단위(여기에서는 4)보다 더 작은 양이 설정되게 된다. 이 값은 결국 해당 전류원이 켜졌을 때의 INL을 나타내는 값이 되며, 실질적으로 상기 단계(420)에서 이 값을 비교하여 그값이 설정된 소정영역(제4도에는 -2와 2사이)에 있는 경우 오차보정을 수행하지 않고, 측정된 오차값이 상기 소정영역을 벗어나는 경우에는 INL값을 보정해야 함으로, 제1도에 도시된 보조전류원(20)의 상태를 한 단계씩 바꾸어 보정을 수행하게 된다. 그런 다음 나머지 값은 다음 전류원의 보상에 사용된다.

제5도는 본 발명의 고속 D/A 변환장치용 오차보정장치를 이용하여 오차보정을 수행할 때 기준치를 수정하는 과정을 나타낸 플로우챠트이다.

상기에서의 상세한 기술은 생략하였으나, 실질적으로 전술한 제3도에 도시된 바와 같은 오차보정부(40)내의 A/D 변환부(44)와 후에 상세하게 기술되는 스위칭부(30)에는 여러가지 요인으로 인하여 오프셋이 발생하게 된다. 이러한 오프셋을 아날로그적인 방법으로 보정하는 것은 별도의 보정회로와 기법을 필요로 하기 때문에 회로가 복잡해지는 문제가 있다. 따라서 본 발명에서는 각각의 오차보정시에 설정된 오차보정용 램의 정보(CD)를 사용하여 오차보정의 디지털 기준치(REF)를 수정함으로서 간단하게 오프셋을 상쇄시키는 방법을 채용한다.

예를들어, 외적인 요인으로 인해 오차보정의 기준치 REF가 어느 한쪽으로 치우쳐 있게 되면, 오차보정의 데이터 CD값은 오우버 플로우나 언더 플로우가 발생하게 된다. 이때 CD값의 합은 이상적인 값(CD값의 평균범위의 최대 및 최소의 중간값)에서 벗어나게 되므로, CD값의 합 RACC가 이상적인 값이 되도록 REF값을 변경한다. 이와 같은 과정에 의하여 수정된 REF는 결과적으로 다른 아날로그 회로에 존재하는 오프셋을 포함한 값이 되므로, 실질적으로 오프셋을 보정한 결과가 된다.

상기와 같은 방법으로 매회 CD값을 환산하여 이의 누적치 RACC를 토대로 이상적인 값 B가 되도록 REF값을 수정하는 과정이 각 단계별로 제5도에 명확하게 도시되어 있다.

제6도는 제1도에 도시된 본 발명의 고속 D/A 변환장치용 오차보정장치내에 포함되는 스위칭부(30)내 각 스위칭부재의 세부회로도를 나타낸다.

동도면에 있어서, 참조번호 32는 전술한 오차보정부(40)로부터의 제어신호에 상응하여 그의 출력측에 각 게이트가 접속된 세개의 트랜지스터(MC1,MC2,MC)의 온/오프를 제어하는 스위칭 제어부를 나타낸다.

또한, 도면으로부터 명백한 바와 같이, 제1트랜지스터(MC1)의 소오스는 제1도에 도시된 오차보정부(40)의 입력측에 접속되고 드레인은 제1도에 도시된 기준전류원(10)의 출력측에 접속되며, 제2트랜지스터(MC2)의 소오스는 제1도에 도시된 출력전류 스위칭부(50)의 입력측에 접속되고 드레인은 제1도에 도시된 보조전류원(20)의 출력측에 접속되며, 제3트랜지스터(MC)의 소오스는 상기 출력전류 스위칭부(50)의 입력측에 접속되고 드레인은 상기 기준전류원(10)의 출력측에 접속된다.

따라서 이와 같은 구성을 갖는 스위칭부(30)내의 각 스위칭부재의 동작에 있어서, 정상동작중에는 제3트랜지스터(MC)가 캐스코드로 동작하여 출력저항을 높혀 주도록 기능하지만, 전류원을 오차보정할 경우에는 제1 및 제2트랜지스터(MC1,MC2)의 게이트에 제3트랜지스터(MC)의 바이어스 전압이 인가되고, 제3트랜지스터(MC)의 게이트에는 오프상태로 되는 전압이 인가됨으로써, 제3트랜지스터(MC)는 오프되고 제1트랜지스터(MC1)를 통한 전류원의 전류는 오차보정부(40)로 입력되며, 제2트랜지스터(MC2)는 제3트랜지스터(MC)가 오프됨에 따라 출력전류 스위칭부(50)로 공급되지 못하는 전류를 보조전류원으로부터 연결하도록 기능하게 된다.

제7도는 제6도에 도시된 스위칭부재(MSB)를 LSB에 대하여 구현한 회로도를 나타낸다. 동도면으로부터 알 수 있는 바와 같이, 본 회로는 제6도에 도시된 MSB 스위칭부재가 다단으로 M개 접속된 점을 제외하고는 실질적으로 제6도에 도시된 스위칭부재와 그 구성이 동일하다.

이와 같은 구성의 LSB 스위칭부재의 동작에 있어서, 정상동작시에는 MCL1,…MCLM이 케스코드로 동작하여 LSB전류원의 출력전류(I)를 M으로 나누어 LSB전류를 낮게 하는 역할을 하나, 오차보정시에는 이들이 오프됨으로서 MDL21,…,MCL2M에 의하여 보조전류원(20)으로부터 M으로 나누어진 전류가 출력전류로 보내져 MCL에 의하여 I₀가 오차보정부(40)로 입력되게 된다.

따라서 상기와 같은 동작에 의하여 본 발명에 따른 고속 D/A 변환장치용 오차보정장치는 오차보정을 수행하게 되며, 보조전류원의 전류가 오차보정중인 전류원을 대신하여 출력에 인가되므로, 본 발명에 따른 고속 D/A 변환장치를 사용하고 있는 중에도 회로의 동작에 영향을 미치지 않고 오차보정이 가능하게 된다.

제8도는 상술한 바와 같이 본 발명에 따른 오차보정장치로 채용하여 10비트 D/A 변환장치를 구형한 일예를 보여준다.

동도면으로부터 알 수 있는 바와 같이, 10비트 CMOS D/A 변환장치에 적용한 경우 입력버퍼(80)를 통해 입력되는 D0~D9까지의 디지털 입력이 입력래치(82)와 6-63디코더(86)를 거쳐 출력전류 스위치(94)를 구동하게 된다. 이때의 출력전류 스위치(94)로는 MSB쪽에 제6도에 도시된 형태의 회로가 사용되고, LSB쪽에 제7도에 도시된 형태의 회로가 사용된다. 또한, 10비트를 구현하기 위하여 6비트와 4비트로 나누어 6비트를 구현하는 전류원 63개 및 LSB 전류원을 차례로 오차보정하게 된다.

이러한 오차보정을 수행하는 부분이 동도면에 도시된 보정부(96)이며, 이 보정부(96)는 오차보정용 클릭인 SYNCB에 의하여 보정기능을 수행하게 된다.

상기와 같이 일예로서, 상술한 10비트 CMOS D/A 변환장치에 적용한 경우에 있어서, 오차보정을 수행하지 않은 경우에는 INL이 0.47LSB로 되었으나, 오차보정을 수행한 후에 0.22LSB로 줄어드는 효과가 있었다. 이와 같이 INL이 오차보정에 의해 저감되는 것을 제9도의 파형도로부터도 명확하게 알 수가 있다.

이상 설명한 바와 같이 본 발명에 따르면, D/A 변환장치의 기준 전류원의 전류값을 조절하기 위하여 별도로 각 전류원마다 보조전류원을 부가하고 ADC 사용하여 각 전류원의 전류값을 D/A 변환장치의 정밀도를 개선하는 방향으로 조정함으로서, 구조가 간단하면서도 최적화된 오차보정을 수행할 수 있는 고해상도를 갖는 D/A 변환장치용 오차보정장치를 실현할 수가 있다.

Claims (12)

1. 입력되는 디지털 신호를 복수의 전류원을 갖는 기준전류원의 전류를 통해 오차보정을 수행하여 아날로그 신호로 변환하는 고속 디지털/아날로그 변환장치용 오차보정장치에 있어서, 상기 복수의 전류원을 갖는 기준전류원 ; 상기 복수의 전류원의 전류값을 조절하기 위한 보조전류원 ; 상기 기준전류원의 출력측에 접속되어 상기 복수의 전류원에 상응하는 수의 스위칭부재로 구성되고, 상기 각 전류원의 전류 흐름을 각각 제어하는 스위칭수단 ; 상기 스위칭수단의 출력 전류값과 기설정된 기준전류값간의 차값을 추출하고, 이 추출된 차값을 A/D 변환하여 얻은 실제 보정된 값과 목표 보정값간의 차를 산출하며, 이 산출결과에 의거하여 상기 오차보정을 위한 제어신호를 생성하고, 이 생성된 제어신호에 따라 상기 기준전류원내의 각 전류원과 상기 스위칭수단내의 각 스위칭부재의 출력을 제어하는 오차보정수단 ; 및 상기 스위칭수단내 각 스위칭부재의 출력측에 각각 접속된 다수의 스위칭부재로 구성된 출력전류 스위칭수단으로 이루어진 고속 디지털/아날로그 변환장치용 오차보정장치.
2. 제1항에 있어서, 상기 스위칭수단은, 정상동작시에 캐스코드가 되어 출력 임피던스를 증가시키고 오차보정시에 스위칭소자로서 작동되는 것을 특징으로 하는 고속 디지털/아날로그 변환장치용 오차보정장치.
3. 제2항에 있어서, 상기 각 스위칭부재는 : 케이트와 소오스가 상기 오차보정수단의 출력측과 입력측에 각각 접속되고 드레인이 상기 기준전류원에 접속된 제1트랜지스터 ; 게이트가 상기 오차보정수단의 출력측에 접속되고 소오스가 출력전류 스위칭수단에 접속되며 드레인이 상기 보조전류원에 접속된 제2트랜지스터 ; 및 게이트가 상기 오차보정수단의 출력측에 접속되고 소오스가 상기 출력전류 스위칭수단에 접속되며 드레인이 기준전류원에 접속된 제3트랜지스터로 구성된 것을 특징으로 하는 고속 디지털/아날로그 변환장치용 오차보전장치.
4. 제3항에 있어서, 상기 스위칭수단은, 상기 오차보정수단으로부터의 제어신호에 응답하여 상기 제1,2 및 3트랜지스터의 스위칭을 제어하는 제어부를 더 포함하는 것을 특징으로 하는 고속 디지털/아날로그 변환장치용 오차보정장치.
5. 제1항에 있어서, 상기 오차보정수단은, 상기 스위칭수단의 출력과 상기 기설정된 기준전류값간의 감산을 통해 차값을 추출하는 감산기 ; 상기 감산기로부터 제공되는 상기 추출된 차값을 디지털 값으로 변환하는 A/D 변환부 ; 및 상기 A/D 변환부에서 제공되는 보정값과 목표 보정값간의 차신호에 의거하여 상기 오차보정을 위한 제어신호를 발생하는 오차보정 로직으로 구성된 것을 특징으로 하는 고속 디지털/아날로그 변환장치용 오차보정장치.
6. 제5항에 있어서, 상기 A/D 변환부의 정밀도는, 적어도 상기 오차보정의 최소단위보다 낮게 설정되는 것을 특징으로 하는 고속 디지털/아날로그 변환장치용 오차보정장치.
7. 제5항에 있어서, 상기 A/D 변환부의 동작범위는, 적어도 상기 보조전류원의 범위보다 크게 설정된 것을 특징으로 하는 고속 디지털/아날로그 변환장치용 오차보정장치.
8. 디지털신호를 아날로그신호로 변환할 때, 복수의 전류원을 갖는 기준전류원과 상기 각 전류원에 각각 대응하는 스위칭부재를 갖는 스위칭수단의 출력 전류값을 이용하여 오차보정을 수행하는 방법에 있어서, 상기 스위칭수단의 출력 전류값과 기설정된 기준전류값간의 측정 오차값을 추출하여 A/D 변환하는 단계 ; 상기 AD 변환된 측정 오차값에 이전의 잔여 측정 오차값을 가산하여 보정을 수행하는 단계 ; 오차보정용 램의 정보를 판독하며, 이 판독된 정보에 따라 측정된 오차값이 기설정된 소정범주에 포함되는지의 여부를 체크하는 단계 ; 및 상기 단계에서의 체크결과, 상기 측정된 오차값이 상기 기설정된 소정범주를 벗어날 때 상기 보정된 양만큼 상기 측정된 오차값을 수정하는 단계로 이루어진 고속 디지털/아날로그 변환장치에서의 오차보정방법
9. 제8항에 있어서, 상기 측정된 오차값은 적어도 보정의 최소단위 보다 작게 설정되는 것을 특징으로 하는 고속 디지털/아날로그 변환장치에서의 오차보정방법.
10. 제8항에 있어서, 상기 오차보정치를 합산 또는 최대 최소를 계산하여 이 오차보정치가 중간값이 되도록 상기 기준치를 수정하는 단계를 더 포함하는 것을 특징으로 하는 고속 디지털/아날로그 변환장치의 오차보정방법.
11. 제10항에 있어서, 상기 기준치 수정단계는, 상기 오차보정치를 합산한 후에 이 합산된 값과 소망하는 값과의 차이를 구하고 이 구해진 값에 일정상수를 곱하여 상기 오차보정의 기준치에 더하는 단계를 포함하는 것을 특징으로하는 고속 디지털/아날로그 변환장치에서의 오차보정방법.
12. 제8항 내지 제10항중 어느 한 항에 있어서, 상기 복수의 각 전류원은, 켜지는 순서대로 오차보정되는 것을 특징으로 하는 고속 디지털/아날로그 변환장치에서의 오차보정방법.