Claims (3)
코딩되어 전송되는 비트 스트림이 저장되는 입력 버퍼와, 상기 버퍼에서 데이터를 읽어와 호프만 디코딩을 수행하여 양자화된 신호로 변환하는 가변 길이 복호화부와, 상기 양자화된 신호를 역양자화 및 역이산여현변환하여 매크로 블럭 단위로 스캐닝을 변환하는 변환 회로와, 스캐닝이 변환된 디코딩 영상 신호와 움직임이 보상된 영상 신호를 가산하는 가산기와, 상기 가변 길이 복호화부에서 출력되는 움직임 벡터를 이용하여 물체의 움직임을 추정하고 이전 프레임의 신호를 움직임 벡터만큼 이동시켜 움직임 보상을 하는 리드 어드레스를 출력하는 제1움직임 보상부와, 다음 프레임의 움직임 보상을 위해 복원된 영상을 저장하거나 움직임 보상을 위해 저장된 데이터를 출력하는 제1, 제2프레임 메모리와, 상기 제1움직임 보상부에서 출력되는 리드 어드레스에 해당하는 프레임 메모리에서 데이터를 리드하여 상기 가산기로 출력하거나 상기 가산기에서 출력되는 복원된 영상 신호를 해당 프레임 메모리에 저장하도록 스위칭하는 제1스위칭 수단과, 상기 가산기에서 복원된 영상 신호를 라인 단위로 스캐닝을 변환하는 슬라이스 버퍼로 구성되는 영상 디코더 회로에 있어서, 상기 제1움직임 보상부에서 움직임 벡터를 이용하여 움직임 보상을 수행하는 동안 움직임 벡터의 크기를 보간할려는 프레임의 시간축의 위치에 맞도록 재조절하는 스케일링부와, 상기 스케일링부에 연결되어 어드레스를 발생하는 어드레스발생부와, 상기 영상 디코더 회로에서 디코딩이 수행되는 동안에는 상기 어드레스 발생부에서 발생된 어드레스에 스케일링된 움직임 벡터를 화소 단위로 저장하고, 디코딩이 수행되지 않는 경우에는 저장된 움직임 벡터를 출력하는 메모리와,한 프레임의 디코딩이 완료되면 상기 메모리에서 출력되는 움직임 벡터에 의해 복원된 영상이 저장된 상기 프레임 메모리를 이용하여 프레임 보간을 하는 리드 어드레스를 발생하는 제2움직임 보상부와, 디코딩이 수행되는 동안에는 상기 가산기에서 복원된 영상을 선택 출력하고, 한 프레임의 디코딩이 끝나고 프레임 보간을 하는 경우에는 상기 제2움직임 보상부에 의해 보간된 프레임 데이터를 제1스위칭 수단을 통해 선택 출력하는 제2스위칭수단이 구비되어, 한 프레임은 코딩된 프레임율 대신 최종 출력 영상의 프레임율로 디코딩을 수행하고, 한 프레임의 디코딩이 끝난 후 다음 프레임 기간 동안에는 디코딩을 멈추고 디코딩 하는 동안에 상기 메모리에 저장된 움직임 벡터를 이용하여 프레임 메모리로부터 움직임 보상을 통해 프레임 보간을 하여 디코딩된 영상과 보간된 영상을 교대로 출력함에 의해 원하는 프레임율의 영상을 출력하는 영상 디코더 회로.An input buffer for storing a coded and transmitted bit stream, a variable length decoder for reading data from the buffer, performing Huffman decoding, and converting the quantized signal into inverse quantization and inverse discrete cosine transforming; Estimation of the motion of the object using a conversion circuit for converting scanning in units of macro blocks, an adder for adding the decoded video signal converted from scanning and the video signal compensated for motion, and a motion vector output from the variable length decoder. And a first motion compensator for outputting a read address for motion compensation by moving the signal of the previous frame by a motion vector, and storing the reconstructed image for motion compensation of the next frame or outputting stored data for motion compensation. 1, a second frame memory and the output from the first motion compensation unit First switching means for reading data from the frame memory corresponding to the address and outputting the data to the adder or switching the restored video signal output from the adder to the frame memory; An image decoder circuit comprising a slice buffer for converting a scanning to a pixel, wherein the first motion compensator fits the position of a time axis of a frame to which the motion vector is to be interpolated while performing motion compensation using the motion vector. A scaling unit for readjustment, an address generator connected to the scaling unit to generate an address, and a scaled motion vector stored in the unit of the address generated by the address generator while the decoding is performed in the image decoder circuit in a pixel unit And no decoding is performed Otherwise, a second memory for generating a read address for interpolating a frame using a memory for outputting a stored motion vector and the frame memory in which an image reconstructed by the motion vector output from the memory is stored when decoding of one frame is completed. The motion compensator, and outputs the image reconstructed by the adder while decoding is performed. And a second switching means for selectively outputting through a second frame, wherein one frame is decoded at the frame rate of the final output image instead of the coded frame rate, and the decoding is stopped during the next frame period after decoding of one frame is finished. By using the motion vector stored in the memory Video decoder circuit for the memory output being an image of a desired frame rate by the frame interpolation as to output the decoded image and the interpolation image are alternately through motion compensation is performed from.
제1항에 있어서, 상기 메모리의 출력단에는, 전송되는 움직임 벡터가 정확하지 않아 에러가 생기는 것을 줄이기 위하여 메모리로부터 출력되는 움직임 벡터를 주변 화소의 움직임 벡터를 이용하여 필터링하는 스무싱부가 구비됨을 특징으로 하는 영상 디코더 회로.The method of claim 1, wherein the output terminal of the memory, characterized in that the smoothing unit for filtering the motion vector output from the memory using the motion vector of the peripheral pixels in order to reduce the error caused by the transmission of the motion vector is not accurate Video decoder circuit.
제1항에 있어서, 상기 어드레스 발생부는, 디코딩되는 블럭의 프레임 내의 위치에서 스케일링된 움직임 벡터만큼 이동된 프레임내의 위치에 해당하는 어드레스를 발생함을 특징으로 하는 영상 디코더 회로.The image decoder circuit of claim 1, wherein the address generator generates an address corresponding to a position in a frame moved by a scaled motion vector at a position in a frame of a block to be decoded.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.