Claims (3)
두개의 튜너(21)(25)를 구비한 텔레비젼 수상기에 있어서, 상기 제1튜너(21)에 의해 선국된 영상신호에서 동기신호를 검출하여 스위칭부(29)의 일측 입력단으로 공급하는 제1동기 검출부(27)와, 상기 제2튜너(25)에 의해 선국된 영상신호에서 동기신호를 검출하여 상기 스위칭부(29)의 타측 입력단으로 공급하는 제2동기 검출부(28)와, 마이컴(36)에서 출력되는 동기 제어신호에따라 상기 제1, 제2동기 검출부(27)(28)로부터 입력되는 동기신호중 하나를 선택 출력하는 스위칭부(29)와, 상기 제2튜너(25)에 의해 선국된 영상신호에서 KBPS 데이타를 검출하는 KBPS 검출부(32)와, 상기 KBPS 검출부(32)에서 검출된 KBPS 데이타가 제1튜너(21)에서 선국된 영상에 중첩될 수 있도록 스위칭부(29)에서 선택출력되는 동기신호에 동기시켜 색복조부(24)로 출력하는 프로세서(33)와, 상기 스위칭부(29)의 스위칭 동작을 제어하기위한 동기 제어신호를 출력하고 프로세서(33)의 동작을 제어하는 마이컴(26)으로 구성된것을 특징으로 하는 두개의 튜너가 내장된 텔레비젼에 사용가능한 케이비피에스(KBPS) 회로.In a television receiver having two tuners (21, 25), a first synchronizer for detecting a synchronization signal from a video signal tuned by the first tuner (21) and supplying it to one input terminal of the switching unit (29). A second synchronization detector 28 and a microcomputer 36 which detect a synchronization signal from the video signal tuned by the second tuner 25 and supply it to the other input terminal of the switching unit 29; The switching unit 29 selects and outputs one of the synchronization signals input from the first and second synchronization detectors 27 and 28 according to the synchronization control signal outputted from the second tuner 25. Selective output from the switching unit 29 so that the KBPS detection unit 32 for detecting the KBPS data in the video signal and the KBPS data detected by the KBPS detection unit 32 can be superimposed on the image selected by the first tuner 21. A processor 33 which outputs to the color demodulator 24 in synchronization with the synchronization signal to be generated; KBPS which can be used for a TV with two tuners, characterized in that it comprises a microcomputer 26 that outputs a synchronous control signal for controlling the switching operation of the switching unit 29 and controls the operation of the processor 33. KBPS) circuit.
제1항에 있어서, 상기 스위칭부(29)는 마이컴(36)에서 출력되는 동기 제어신호와 제2동기 검출부(28)에서 출력되는 동기신호를 논리곱 연산하여 그 결과를 출력하는 제1앤드게이트(30A)와, 상기 제1앤드게이트(30A)의 출력을 프로세서(33)로 공급하는 다이오드(D1)와, 상기 마이컴(36)에서 출력되는 동기 제어신호를 반전시키는 낫 게이트(31)와, 상기 낫 게이트(31)에서 반전 출력되는 동기 제어신호와 상기 제1동기 검출부(27)에서 출력되는 동기신호를 논리곱 연산하여 그 결과를 출력하는 제2앤드게이트(30B)와, 상기 제2앤드게이트(30B)의 출력을 프로세서(33)로 공급하는 다이오드(D2)로 구성된것을 특징으로 하는 두개의 튜너가 내장된 텔레비젼에 사용가능한 케이비피에스(KBPS) 회로.The first and gate of claim 1, wherein the switching unit 29 performs an AND operation on the synchronization control signal output from the microcomputer 36 and the synchronization signal output from the second synchronization detection unit 28, and outputs the result. 30A, a diode D1 for supplying the output of the first and gate 30A to the processor 33, a sickle gate 31 for inverting the synchronous control signal output from the microcomputer 36, A second AND gate 30B for performing an AND operation on the synchronous control signal inverted and output from the sick gate 31 and the synchronous signal output from the first synchronous detection unit 27, and outputting the result; A KBPS circuit usable for a television with two tuners, characterized by consisting of a diode (D2) for supplying the output of the gate (30B) to the processor (33).
제1항에 있어서, 상기 프로세서(33)는 상기 KBPS 검출부(32)에서 검출된 KBPS 데이타를 스위칭부(29)에서 선택출력되는 제2동기검출부(28)에의해 검출된 동기신호에 동기시켜 램(34)에 저장하고, 상기 램(34)에 저장된 KBPS 데이타를 상기 스위칭부(29)에 의해 선택출력되는 제1동기검출부(29)에의해 검출된 동기신호에 동기시켜 색복조부(24)로 출력하는 것을 특징으로 하는 두개의 튜너가 내장된 텔레비젼에 사용가능한 케이비피에스(KBPS) 회로.The RAM of claim 1, wherein the processor 33 synchronizes the KBPS data detected by the KBPS detector 32 with the synchronization signal detected by the second synchronous detector 28 selectively outputted by the switching unit 29. And the KBPS data stored in the RAM 34 to the color demodulator 24 in synchronization with the synchronization signal detected by the first synchronous detection unit 29 selectively outputted by the switching unit 29. A KBPS circuit, which can be used in a television with two tuners, characterized in that it outputs.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.