KR970002729B1 - 종합정보통신망 사용자(u)-정합용 디지탈회로의 수신기능 시험용 데이타 생성방법 - Google Patents
종합정보통신망 사용자(u)-정합용 디지탈회로의 수신기능 시험용 데이타 생성방법 Download PDFInfo
- Publication number
- KR970002729B1 KR970002729B1 KR1019940015917A KR19940015917A KR970002729B1 KR 970002729 B1 KR970002729 B1 KR 970002729B1 KR 1019940015917 A KR1019940015917 A KR 1019940015917A KR 19940015917 A KR19940015917 A KR 19940015917A KR 970002729 B1 KR970002729 B1 KR 970002729B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- noise
- generating
- path
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0695—Management of faults, events, alarms or notifications the faulty arrangement being the maintenance, administration or management system
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
내용없음.
Description
제 1 도는 U-정합용 칩의 전체 구성도.
제 2 도는 본 발명이 적용되는 하드웨어 장치의 구성도.
제 3 도는 본 발명에 의한 시험데이타 생성방법의 전체 처리 흐름도.
제 4 도는 감쇠잡음 아날로그 데이타 생성과정의 세부 처리 흐름도.
제 5 도는 반향잡음 아날로그 데이타 생성과정의 세부 처리 흐름도.
제 6 도는 근단 누화잡음 아날로그 데이타 생성과정의 세부 처리 흐름도.
* 도면의 주요부분에 대한 부호의 설명
37 : 감쇠경로부 38 : 반향경로부
39 : 근단누화경로부
본 발명은 미국 국가규격협회(ANSI)에서 채택된 반향제거방법(ECM)과 2BIQ 코드를 적용한 사용자 (U)-정합용 디지틀회로의 데이타 수신기능의 시험에 사용되는 시험용 데이타 생성방법에 관한 것이다.
일반적으로, 디지틀 가입자 루프(DSL : Digital Subscriber Loop)는 종합정보통신망(이하, ISDN이라 함)에 있어서 주요한 부분의 하나이며 특히, 회선종단장치(LT : Line Termination)와 통신망 종단장치(NT : Network Termination) 사이의 U-정합을 통해 2B+D의 144Kbits/s와 16Kbits/s의 신호 채널정보가 합쳐진 160Kbits/s의 정보를 제공한다.
상기와 같은 기능을 제공하기 위한 U-정합용 칩의 구현에 있어 ISDN U-정합회로는 전이중 통신을 위한 단쌍선(single pair wire)을 양방향으로 분리해야 하며, 이러한 기능의 기본 밴드 데이타 송수신기(baseband data transceiver)를 위한 방법으로 시간 압축 다중화(TCM : Time Compression Multiplexing)방법과 반향제거방법(이하, ECM이라 함)을 사용하였다.
그러나, ECM을 이용한 시스템은 수신단에서 수신되는 데이타가 송신단에서 송신되는 신호 데이타의 4/2 선 하이브리드에 의한 반향 성분, 선로상의 감쇠, 지연성분과 심볼간 간섭(이하, ISI라 함)등의 잡음 성분이 합쳐진 왜곡된 신호 데이타를 수신한다는 문제점이 있었다.
이와 같이 여러가지 잡음성분을 제거하기 위하여 실제 설계된 U-정합용 디지틀회로내의 수신부에는 반향제거기, 등화기, 자동이득조절기 등의 기능이 구현되며, 이와 같은 기능을 시험하기 위하여 실제 수신단에 입력되는 시험용 입력 데이타를 생성하고, 상기 입력 데이타를 이용하여 U-정합용 디지틀 수신회로의 수신부 기능시험을 수행해야 하는 필요성이 생긴다.
따라서, 본 발명은 종합정보통신망의 U-정합용 디지틀 칩의 설계 절차상 필요한 수신기능시험을 위한 시험용 데이타 생성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 감쇠잡음이 섞인 데이타를 생성하는 감쇠잡음 데이타 발생수단과, 반향잡음이 섞인 데이타를 생성하는 반향잡음 데이타 발생수단과, 화이트 가우시안 잡음을 생성하여 근단 누화 경로 전달 함수화하여 근단 누화잡음 섞인 데이타를 생성하는 누화잡음 발생수단을 포함하는 중앙처리장치, 메모리부, 데이타의 입출력을 인터페이스하는 입, 출력부와, 상기 중앙처리장치와, 메모리부 및 상기 입출력부를 연결하며, 상호간에 데이타, 어드레스 및 제어신호를 주고 받기 위한 데이타 버스, 어드레스 버스 및, 제어 버스와, 펄스델타 변조(PDM) 데이타를 외부 목적회로로 송신하기 위한 외부버스를 구비하는 장치에 적용되는 종합정보통신망 U-정합용 디지틀회로의 수신기능 시험용 데이타 생성방법에 있어서, 관련된 각종 변수들에 초기값을 부여하고 최초의 입력 데이타를 랜덤 또는 주기적인 데이타로 할것인지의 여부, 경로 방향, 시험 생성 데이타량에 따른 정보를 입력받는 제 1 단계 ; 상기 제 1 단계 수행후, 감쇠, 반향, 근단누화 잡음별 아날로그 데이타를 생성하는 제 2 단계 ; 상기 제 2 단계에서 생성된 각 잡음별 데이타를 합성하는 제 3 단계 ; 상기 제 3 단계에서 합성된 데이타를 시그마-델타 아날로그/디지틀 변환기(ADC)를 통해 PDM 데이타를 생성하는 제 4 단계 ; 상기 제 4 단계에서 생성된 PDM 데이타가 원하는 데이타량이 될때까지 생성한 후, 시험하고자 하는 목적 회로로 전송하는 제 5 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제 1 도는 U-정합용 칩의 전체 구조를 나타낸 것으로, 아날로그 앞단(이하,AFE라 함), 디지틀 신호처리부(이하, DSP부라 함), IOM 정합부로 구분되며 본 발명은 DSP부의 송신부와 AFE의 기능을 수행하여 DSP부의 핵심기능인 수신기능을 시험하기 위해 DSP부의 수신부에 입력되는 데이타를 생성한다.
입력되는 2B+D 채널과 M비트 및 동기워드는 프레임 다중화기(8)에 의해 프레임 구조로 형성되며, 스크램블러(scrambler)(9)를 거쳐 프레임에 내포되어 있는 규칙성이 줄여진다.
상기와 같은 규칙성이 감소된 스크램블러(scrambler)(9)의 출력신호는 엔코더(10)에 의해 2BIQ 코드로 부호화되어 송신 필터를 통해 필터링된 심볼 데이타를 송신하며, 상기와 같은 기능부를 DSP 송신부라 한다.
이와 같이 DSP 송신부에서 생성된 심볼 데이타는 AFE의 디지틀/아날로그 변환기(이하, DAC라 함)(11)를 거치면서 전미분 스위치 캐패시터(fully differential switched capacitor)에 의해 계단모양의 출력 펄스로 형성되며 이 출력펄스는 라인 드라이버(12)에 의해 증폭되어 4선/2선 변환을 위한 하이브리드 회로부(13)를 거쳐 외부 선로(14)로 전송된다.
AFE부의 수신부에 위치한 아날로그/디지틀 변환기(이하, ADC라 함)(15)는 15.36MHz로 동작하는 오버 샘플링 2차 시그마-델타 변조기(Over sampling 2 order sigma-delta modulator)를 사용하여 입력되는 아날로그 데이타를 1비트 펄스델타변조(PDM) 데이타로 만들며 높은 주파수에 양자화(quantization) 잡음이 집중되도록 잡음 구성(noise shaping)을 한다.
상기와 같은 펄스델타변조(PDM) 데이타를 만드는 알고리즘은 다음과 같다.
Vc0(PDM 1)-Vcn=Vin-Vref+Vcn-1
Vc0(PDM 0)-Vcn=Vin+Vref+Vcn-1
여기서
Vref=최대값(Vin)이고,
Vc=출력값이며,
Vin=입력값이다.
AFE부의 시그마 델타 ADC(15)를 거친 데이타는 높은 주파수 대역에 양자화 잡음이 집중 분포되므로 상기 잡음을 제거하기 위해 저주파 통과 필터(16)를 거친다.
또한 입력 데이타는 15.36MHz의 데이타이므로 심볼 주기인 80KHz로 감속(down) 샘플링하여 고역 통과필터(17)를 거치면서 선로의 임펄스 응답의 저주파 성분이 많은 꼬리부분을 제거한다. 이와 같이 저주파 성분이 많은 꼬리부분을 제거함으로써 임펄스 응답 자체의 길이를 단축할 수 있고 따라서 반향 제거기와 등화기의 탭(tap)수를 줄일 수 있다.
반향 제거기(18)는 근단(Near end) 송신부의 송신 데이타와 심볼 간격으로 조절되는 계수와의 곱들의 합으로 반향을 측정하여 상기 고역통과 필터(17)를 거친 수신 신호로부터 반향을 제거하게 된다.
반향 제거기(18)의 요구되는 정확도는 -60dB 이상이고 수렴기간 단축을 위해 수렴 초기단계와 후기단계로 모드를 나누어 각 단계별 스텝 크기(step size)와 계수 조정 에러 신호를 달리한다.
선로상에서 약 40dB의 감쇠된 반향이 제거된 수신 신호 데이타는 자동이득조절기(AGC)(20)에 의해 디지틀 신호처리를 위한 레벨로 보상된 후 정방향 등화기(12)에 의해 채널의 임펄스 응답에서 메인 커서(main cursor) 부분을 제외한 심볼간 간섭(ISI) 성분중 전위 커서(precursor) 성분을 제거한다. 이 부분은 탭수를 3개로 하여 전위 커서 부분중 가장 큰 영향을 주는 부분만을 제거하도록 한다.
상위 전위커서 성분이 제거된 데이타는 역방향 등화기(DFE)(22)를 통과하면서 상기 역방향 등화기(DFE)의 비선형성을 이용하여 채널에 브리지 탭(bridged tap)이 존재하여 생기는 주파수 스펙트럼상의 공동(spectral nulls)으로 인한 잡음 증폭현상을 줄이고 채널의 임펄스 응답에서 심볼간 간섭(ISI) 성분중 후위커서(post cursor) 성분을 제거한다.
일반적으로, 미국 국가규격협회(ANSI)의 규격에 준하는 10-7이하의 비트에러율(Bit Error Ratio)을 만족하기 위하여 슬라이서(Slicer)에서의 신호 대 잡음비(Signal Noise Ratio)는 20dB 이상되어야 하므로 앞단의 각종 신호처리로 인해 거의 원단(Far end) 신호만 남아 4진수(quaternary) 신호중 어느 신호인가를 결정한다. +3, +1, -1, -3의 4가지 level을 구분하려면 경계치(threshold)가 3개(0, +2, -2)가 필요하나 0level은 입력신호의 부호로써 대신할 수 있으므로 나머지 +2, -2level은그 절대치만 알고 있으면 판단할 수 있으므로 입력신호의 크기에 따른 하나의 경계치 값만 결정하면 되고 그 경계치 값은 입력신호의 평균값으로 하면 된다.
상기 슬라이서(23)에서 결정된 신호는 다시 송신부의 역순으로 역부호화부(24), 디스크램블러(25), 역다중화기(26)를 거치게 된다.
저가 고밀도 집적 회로(Low-cost VLSI) 구현과 구현상의 복잡성을 줄이기 위한 타이밍 재생(Timing recovery)(19) 방법으로 샘플링 데이타 율을 baud 율로 하는 Baud rate sampled-data timing recovery 기술은 최대 eye opening(최소 ISI) 혹은 최소 평균제곱에러(MSE)인 위상을 찾기 위해 성능 계수(performance measure)를 편미분하는 방법 대신 그것과 근이 같은 혹은 거의 비슷한 어떤 다른 타이밍 위상에 대한 함수(function)를 도입한다.
이때 그 함수를 타이밍 펑션(timing function)이라 하며 이 함수는 합리적으로 선택된 성능 계수를 최소에 가깝게 하는 근을 갖고 baud 율로 입력되는 샘플 데이타로부터 구할 수 있는 타이밍 위상의 함수인 것이다.
제 2 도는 본 발명이 적용되는 하드웨어 장치의 구성도로서, 도면에 도시한 바와 같이 본 발명이 적용되는 하드웨어 장치는 본 발명의 기능을 수행하는 소프트웨어를 실행하는 프로세서 구조를 가진다.
즉, 본 발명의 기능을 수행하는 소프트웨어를 실행하는 중앙처리장치(CPU)(1), 본 발명과 관련된 제어 소프트웨어를 탑재하고 있는 메모리부(2), 그리고 외부와의 이타 입출력을 담당하는 입, 출력부(3)와, 상기 구성요소들 사이를 연결하는 데이타, 어드레스 및 제어신호를 주고 받기 위한 데이타 버스(4), 어드레스 버스(5) 및 제어 버스(6)와, 생성된 펄스델타변조(PDM) 데이타를 외부 시험대상 시스템으로 송신하기 위한 외부 버스(7)를 구비한다.
U-정합용 디지틀회로의 수신부 기능을 시험하기 위한 시험데이타 생성은, 각종 잡음, 즉 반향, ISI, 근단 누화 등이 섞이도록 시험용 입력 PDM 데이타가 거치는 감쇠, 반향, 누화경로를 설정하였는 바, 각 경로는 다음과 같다.
먼저, 감쇠잡음 데이타를 만들기 위한 경로는, 프레임 다중화기(8), 스크램블러(9), 라인 엔코더(10)를 포함하는 U-정합용 DSP 송신부와, 송신 검파기, DAC(11), 하이브리드 회로부(13), 전송 선로(14), ADC(15)를 포함하는 AFE부를 거치게 하는 경로로서 설정되어 임의의 이진데이타를 상기 경로를 거치게 하여 감쇠잡음 데이타가 생성되도록 한다.
반향잡음 데이타를 만들기 위한 경로는, 프레임 다중화기(8), 스크렘블러(9), 라인 엔코더(10)를 포함하는 U-정합용 DSP 송신부와, 송신 검파기, DAC(11), 하이브리드 회로부(13), 반향선로, ADC(15)를 포함하는 U-정합용 AFE부를 거치는 경로로서 설정되어 임의의 이진데이타를 상기 경로를 거치게 하여 반향잡음 데이타가 생성되도록 한다.
누화잡음 데이타를 만들기 위한 경로는 화이트 가우시안 잡음 생성기와, ANSI 규격의 특성 전력 스펙트럼에 근거하여 산출되는 등가필터 즉 근단 누화 경로 전달 함수부로 대치된다.
또한, 감쇠, 반향 선로의 임펄스 응답 데이타를 얻기 위해 매트랩(MATLAB) 소프트웨어 패키지를 이용하였으며, 그 이후의 신호처리 기법은 시간 영역에서 수행하여 심볼 주기당 192개의 PDM 데이타가 생성되어 목적 회로인 U-정합용 수신부로 입력되어 시험되는 것이다.
따라서, 상기 경로를 거친 데이타를 출력하기 위하여 본 발명에 따른 소프트웨어는 상기한 각 기능부의 기능을 수행하는 별도의 모델링된 소프트웨어를 구비하도록 한다.
제 3 도는 본 발명에 따른 시험용 데이타 생성방법의 제어 흐름도이다.
도면을 참조하여 그 세부적인 처리절차를 살펴보면, 먼저 관련된 각종 변수들에 초기값을 부여하고(40), 최초의 입력 데이타를 랜덤 또는 주기적인 데이타로 할것인지의 여부, 경로방향 즉 회선종단장치(LT)측에서 통신망 종단장치(NT)측(UP) 또는 통신망 종단장치(NT)측에서 회선종단장치(LT)측(DOWN)인가의 여부, 시험 생성 데이타량을 입력받는다(41).
상기와 같은 데이타들이 입력됨에 따라 각 경로별 즉, 감쇠, 반향, 근단누화 경로별 데이타를 거치게 하여 각종 잡음 아날로그 데이타를 생성하고(42), 각 경로별로 생성된 데이타를 합성하여(43) 시그마-델타 아날로그/디지탈 변환기(ADC ; 15)를 통해 15.36MHz(심볼당 192개)의 1비트 PDM 데이타를 생성한다(44).
그리고 상기와 같이 생성된 PDM 데이타가 원하는 데이타량인가를 확인하여(45) 원하는 데이타량이 아니면 각 경로별 아날로그 데이타 생성과정(42)으로 리턴하여 상기의 과정을 반복수행하고, 상기 생성된 PDM과 필터의 입력단으로 전송하여(46) 관련기능을 시험할 수 있게 한다.
제 4 도는 제 3 도의 경로별 아날로그 데이타 생성단계(42)중 감쇠 경로를 거치는 아날로그 데이타 생성과정(47)의 세부 처리 흐름도이다.
최초 입력 데이타가 랜덤 또는 주기 데이타인가를 판단하여, 랜덤 데이타이면 랜덤 이진 데이타를 생성하고(49) 경로 방향을 판단한다(51).
상기의 판단(51) 결과 경로방향이 업(UP) 방향, 즉 회선종단장치(LT)측에서 통신망 종단장치(NT)측으로 이면 업(UP)방향 스크램블을 적용하여 처리하고(53), 경로방향이 다운(DOWN)방향, 즉 통신망 종단장치(NT)측에서 회선종단장치(LT)측으로 이면 다운(DOWN)방향 스크램블을 저용하여 처리한다(54).
상기와 같이 처리된 데이타는 엔코더에 의해 2BIQ 코드로 부호화되고 프레임 단위로 다중화되어 전송필터를 통해 필터링되며(57) 필터링된 데이타는 감쇠경로 임펄스 전달함수와 콘벌루션(convolution)되어 아날로그 데이타를 생성하게 된다(59).
한편, 상기 최초 입력 데이타가 주기 데이타인 경우에는 주기이진 데이타를 생성하고(50), 경로 방향을 판단하여(52), 업 방향인 경우에는 업 방향 스크램블을 적용하여 처리하고(55), 다운 방향인 경우에는 다운방향 스크램블을 적용하여 처리한다(56).
상기와 같이 처리된 데이타는 엔코더를 통해 2BIQ 코드로 부호화되고 프레임 단위로 다중화되어 전송필터를 통해 필터링되며(58) 필터링된 데이타는 감쇠경로 임펄스 전달함수와 콘벌루션(convolution)되어 아날로그 데이타를 생성하게 된다(60).
제 5 도는 반향경로잡음 아날로그 데이타 생성과정의 세부 처리 흐름도이다.
최초 입력 데이타가 랜덤 또는 주기 데이타인가를 판단하여(62) 랜덤 데이타이면 랜덤 이진 데이타를 생성하고(63) 경로 방향을 판단한다(65).
상기의 판단결과 경로방향이 업 방향 스크램블을 적용하여 처리하고(68), 다운 방향이면 다운 방향 스크램블을 적용하여 처리한다(69).
상기와 같이 처리된 데이타는 엔코더에 의해 2BIQ 코드로 부호화되고 프레임 단위로 다중화되어 전송필터를 통해 필터링되며(72) 필터링된 데이타는 반향경로 임펄스 전달함수와 콘벌루션(convolution)되어 아날로그 데이타를 생성하게 된다(74).
한편, 상기 최초 입력 데이타가 주기 데이타인 경우에는 주기 이진 데이타를 생성하고(64), 경로방향을 판단하여(67), 업 방향인 경우에는 업 방향 스크램블을 적용하여 처리하고(70), 다운 방향인 경우에는 다운 방향 스크램블을 적용하여 처리한다(71).
상기와 같이 처리된 데이타는 엔코더를 통해 2BIQ 코드로 부호화되고 프레임 단위로 다중화되어 전송필터를 통해 필터링되며(73) 필터링된 데이타는 반향경로 임펄스 전달함수와 콘벌루션(convolution)되어 아날로그 데이타를 생성하게 된다(75).
제 6 도는 근단 누화 경로잡음 아날로그 데이타 생성 과정의 세부 처리 흐름도이다.
화이트 가우시안 잡음 생성기로부터 출력된 데이타(77)와 근단 누화 경로 임펄스 전달함수를 콘벌루션(convolution)하여 근단 누화잡음 아날로그 데이타를 생성하게 된다(78).
따라서, 상기와 같은 본 발명은 ISDN의 핵심 부품 소자중의 하나인 U-정합용 칩을 개발함에 있어서 필수 과정인 기능 시험 단계에서 필요한 시험용 입력 데이타를 생성하며 이와같은 모델링 방법을 기본으로 하여 타종의 통신용 소자 개발에 필요한 시험용 데이타 생성 및 기능 시험을 위한 시스템 모델링에 응용 가능하게 하는 유용한 효과가 있다.
Claims (4)
- 감쇠잡음이 섞인 데이타를 생성하는 감쇠잡음 데이타 발생수단과, 반향잡음이 섞인 데이타를 생성하는 반향잡음 데이타 발생수단과, 화이트 가우시안 잡음을 생성하여 근단 누화 경로 전달 함수화하여 근단 누화 잡음이 섞인 데이타를 생성하는 누화잡음 발생수단을 포함하는 중앙처리장치(CPU)(1), 메모리부(2), 데이타의 입출력을 인터페이스하는 입, 출력부(3)와, 상기 중앙처리장치(1)와, 메모리부(2) 및 상기 입출력부(3)와, 상기 중앙처리장치(1)와, 메모리부(2) 및 상기 입출려부(3)를 연결하며, 상호간에 데이타, 어드레스 및 제어신호를 주고 받기 위한 데이타 버스(4), 어드레스 버스(5) 및 제어 버스(6)와 펄스델타 변조(PDM) 데이타를 외부 목적회로로 송신하기 위한 외부 버스(7)를 구비하는 장치에 적용되는 종합정보통신망 U-정합용 디지틀회로의 수신기능 시험용 데이타 생성방법에 있어서, 관련된 각종 변수들에 초기값을 부여하고 최초의 입력 데이타를 랜덤 또는 주기적인 데이타로 할것인지의 여부, 경로 방향, 시험 생성 데이타량에 따른 정보를 입력받는 제 1 단계 ; 상기 제 1 단계 수행후, 감쇠, 반향, 근단 누화잡음별 아날로그 데이타를 생성하는제 2 단계 ; 상기 제 2 단계에서 생성된 각 잡음별 데이타를 합성하는 제 3 단계 ; 상기 제 3 단계에서 합성된 데이타를 시그마-델타 아날로그/디지틀변환기(ADC)를 통해 PDM 데이타를 생성하는 제 4 단계 ; 상기 제 4 단계에서 생성된 PDM 데이타가 원하는 데이타량이 될때까지 생성한 후, 시험하고자 하는 목적 회로로 전송하는 제 5 단계를 포함하는 것을 특징으로 하는 종합정보통신망 U-정합용 디지틀회로의 수신기능 시험용 데이타 생성방법.
- 제 1 항에 있어서, 상기 제 3 단계에서의 감쇠잡음 아날로그 데이타 생성은, 최초 입력 데이타가 랜덤 또는 주기 데이타인가를 판단하는 제 6 단계 ; 상기 제 6 단계 수행후, 랜덤 데이타이면 랜덤 이진 데이타를 생성하고, 주기 데이타이면 주기 이진 데이타를 생성하는 제 7 단계 ; 상기 제 7 단계에서 입력 데이타가 생성되면 경로 방향을 판단하는 제 8 단계 ; 상기 제 8 단계에서 경로방향의 회선종단장치(LT)측에서 통신망 종단장치(NT)측으로의 방향(이하, 업(UP) 방향이라 함)이면 업(UP)방향 스크램블을 적용하여 처리하고, 통신망 종단장치(NT)측에서 회전종단장치(LT)측으로의 방향(이하, 다운(DOWN)방향이라 함)이면 다운 스크램블을 적용하여 처리하는 제 9 단계 ; 상기 제 9 단계에서 처리된 데이타를 2BIQ 코드로 부호화하고 프레임 단위로 다중화하여 전송필터를 통해 필터링한 후, 감쇠경로 임펄스 전달함수와 콘벌루션(convolution)하는 제 10 단계를 포함하는 것을 특징으로 하는 종합정보통신망 U-정합용 디지틀회로의 수신기능 시험용 데이타 생성방법.
- 제 1 항에 있어서, 상기 제 3 단계에서의 반향잡음 아날로그 데이타의 생성은, 최초 입력 데이타가 랜덤 또는 주기 데이타인가를 판단하는 제 6 단계 ; 상기 제 6 단계 수행후, 랜덤 데이타이면 랜덤 이진 데이타를 생성하고 주기 데이타이면 주기 이진 데이타를 생성하는 제 7 단계 ; 상기 제 7 단계에서 입력 데이타가 생성되면 경로 방향을 판단하는 제 8 단계 ; 상기 제 8 단계에서 경로방향이 업방향이면 업방향 스크램블을 적용하여 처리하고, 경로방향이 다운방향이면 다운방향 스크램블을 적용하여 처리하는 제 9 단계 ; 상기 제 9 단계에서 처리된 데이타를 2BIQ 코드로 부호화하고 프레임 단위로 다중화하여 전송필터를 통해 필터링한 후, 반향경로 임펄스 전달함수와 콘벌루션(convolution)하는 제 10 단계를 포함하는 것을 특징으로 하는 종합정보 통신망 U-정합용 디지틀회로의 수신기능 시험용 데이타 생성방법.
- 제 1 항에 있어서, 상기 제 3 단계에서의 근단 누화잡음 아날로그 데이타 생성은, 화이트 가우시안 잡음을 생성하는 제 6 단계 ; 상기 제 6 단계에서 생성된 화이트 가우시안 잡음과 근단 누화 경로 임펄스 전달함수를 콘벌루션(convolution)하는 제 7 단계를 포함하는 것을 특징으로 하는 종합정보통신망 U-정합용 디지틀회로의 수신기능 시험용 데이타 생성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940015917A KR970002729B1 (ko) | 1994-07-04 | 1994-07-04 | 종합정보통신망 사용자(u)-정합용 디지탈회로의 수신기능 시험용 데이타 생성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940015917A KR970002729B1 (ko) | 1994-07-04 | 1994-07-04 | 종합정보통신망 사용자(u)-정합용 디지탈회로의 수신기능 시험용 데이타 생성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960006332A KR960006332A (ko) | 1996-02-23 |
KR970002729B1 true KR970002729B1 (ko) | 1997-03-08 |
Family
ID=19387207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940015917A KR970002729B1 (ko) | 1994-07-04 | 1994-07-04 | 종합정보통신망 사용자(u)-정합용 디지탈회로의 수신기능 시험용 데이타 생성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970002729B1 (ko) |
-
1994
- 1994-07-04 KR KR1019940015917A patent/KR970002729B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960006332A (ko) | 1996-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7167517B2 (en) | Analog N-tap FIR receiver equalizer | |
US8447000B2 (en) | Transceiver system with analog and digital signal echo cancellation having adaptably adjustable filter characteristics | |
US8243847B2 (en) | Digital transmitter | |
US4995104A (en) | Interference cancelling circuit and method | |
US6240128B1 (en) | Enhanced echo canceler | |
US8891383B2 (en) | High-speed ethernet transceiver calibration with echo canceller reuse | |
CA1194138A (en) | Terminal arrangement for a duplex transmission system | |
US4918685A (en) | Transceiver arrangement for full-duplex data transmission comprising an echo canceller and provisions for testing the arrangement | |
JP2001332995A (ja) | HomePNAの10M8仕様トランシーバ | |
US4481622A (en) | High speed dial-up telephone circuit full duplex data transmission techniques | |
EP0717507A2 (en) | Modem receiver pre-emphasis | |
JP2001332999A (ja) | 適応等化器のトレーニング回路及びモデム装置並びに通信装置 | |
JPS59225626A (ja) | デ−タ伝送装置用エコ−キヤンセラ装置 | |
US6965578B1 (en) | Echo canceling method and apparatus for digital data communication system | |
AU607252B2 (en) | Digital communication system using partial response and bipolar coding techniques | |
US5297163A (en) | Method for processing signals for signal transmission in the base band | |
EP0929160B1 (en) | Apparatus and method for reducing local interference in subscriber loop communication system | |
KR970002729B1 (ko) | 종합정보통신망 사용자(u)-정합용 디지탈회로의 수신기능 시험용 데이타 생성방법 | |
US4891801A (en) | Terminal for the transmission of data over a bidirectional analog channel with echo cancellation controlled by the reception rate | |
US6519282B1 (en) | Method for digital transmission of information | |
Colbeck et al. | A 160-kb/s digital subscriber loop transceiver with memory compensation echo canceller | |
JP3419130B2 (ja) | エコーキャンセラ装置 | |
Essig et al. | An HDSL chipset for high-speed transmission over copper | |
JPS62271528A (ja) | 加入者線伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030226 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |