KR970002367B1

KR970002367B1 - Circuit for protecting mal-function by automatic selection of bnc/d-sub

Info

Publication number: KR970002367B1
Application number: KR1019940028121A
Authority: KR
Inventors: 구성진
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1994-10-31
Filing date: 1994-10-31
Publication date: 1997-03-03
Also published as: KR960015146A

Abstract

A BNC/D-Sub automatic selection & misoperation prevention circuit having a power detecting means detecting secondary voltage(B+2) dropped to prescribed voltage to convert into display power management signaling mode; a select signal detecting means amplifying and buffering the output of a select signal input part to output it to synchronous processor; and a control means cutting off the output of a synchronous detector if said secondary voltage(B+2) is dropped to prescribed voltage is disclosed. Thereby, it is possible to prevent the misoperation which noise inputted to the synchronous detector in converting into display power management signaling mode is detected as synchronous signal, and to accurately convert to display power management signaling mode.

Description

BNC / D-Sub Auto Select Malfunction Prevention Circuit

제1도는 종래의 비엔씨/디-서브 자동 선택 회로도.1 is a conventional BNC / D-sub automatic selection circuit diagram.

제2도는 이 발명에 따른 비엔씨/디-서브 자동 선택 오동작 방지 회로의 블럭도.2 is a block diagram of a BC / D-sub automatic selection malfunction prevention circuit according to the present invention.

제3도는 상기 제2도의 상세 회로도이다.FIG. 3 is a detailed circuit diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 비데오 입력부 200 : 비데오 온 동기 검출부100: video input unit 200: video on sync detection unit

300 : 동기 제어부 400 : 전원 검출부300: synchronization control unit 400: power detection unit

500 : 선택 신호 입렵부 600 : 선택 신호 검출부500: selection signal receiver 600: selection signal detector

700 : 동기 프로세서 Q1∼Q3 : 트랜지스터700: synchronous processor Q1 to Q3: transistor

R1∼R8 : 저항 ZD1 : 제너 다이오드R1 to R8: Resistor ZD1: Zener Diode

C1, C2 : 콘덴서C1, C2: condenser

이 발명은 비엔씨(BNG)/디-서브(D-Sub) 자동 선택 오동작 방지 회로에 관한 것으로서, 더욱 상세하게는 비엔씨/디-서브를 동시에 채택하는 모니터에서 비데오 신호가 없을 때나 전원 절약(Display Power Management Signaling; DPMS) 모드로 전환시 동기 온 비데오 신호 입력단을 차단시킴으로써, 비데오 신호가 없을 때나 전원 절약 모드에서 노이즈 등에 의해 신호를 잘못 판별하는 오동작을 방지하는 비엔씨/디-서브 자동 선택 오동작 방지 회로에 관한 것이다.The present invention relates to a BNG / D-Sub automatic selection malfunction prevention circuit. More particularly, the present invention relates to a case in which there is no video signal or a display power in a monitor adopting BNC / D-Sub simultaneously. By blocking the synchronous on video signal input stage when switching to the Management Signaling (DPMS) mode, a BNC / D-sub automatic selection malfunction prevention circuit is provided to prevent malfunctions in the absence of a video signal or in the power saving mode. It is about.

일반적으로 컴퓨터의 본체와 모니터를 연결하는 방법에는 두 가지가 있는데, 하나는 R, G, B 신호 라인 및 동기 신호 라인이 하나의 케이블 속에 모두 들어 있어 하나의 커넥터를 통해 컴퓨터 본체와 모니터를 연결하는 디-서브 방법이고, 다른 하나는 R, G, B 신호 라인 및 동기 신호 라인이 각각 독립된 별개의 동축 케이블 속에 들어 있어 각각 별개로 컴퓨터 본체와 모니터를 연결하는 비엔씨 방법이다. 즉, 상기 비엔씨는 R, G, B 신호와 수평 동기 신호 라인 및 수직 동기 신호 라인이 각각 동축 케이블 속에 들어가 있는 5개의 비엔씨 커넥터로 되어 있다.In general, there are two ways to connect the main body of the computer and the monitor. One of the R, G, B signal lines and the sync signal line are all in one cable. It is a de-sub method, and the other method is a BNC method in which R, G, B signal lines, and sync signal lines are each contained in separate and separate coaxial cables, respectively. That is, the BNC includes five BNC connectors in which the R, G, and B signals, the horizontal synchronizing signal line, and the vertical synchronizing signal line are respectively inserted into the coaxial cable.

이때, 디-서브는 고주파 특성이 약하므로 컴퓨터를 동작시키는 오퍼레이팅 시스템(Operating System; 예컨대 DOS) 프로그램 등을 실행시킬 때 이용되고, 비엔씨는 고주파 특성이 강하므로 주파수가 높은 캐드캠 프로그램 등을 실행시킬 때 이용된다.At this time, the de-sub is a high frequency characteristic is used to run an operating system (Operating System (DOS) program, etc.) for operating the computer, etc., BNC is a high frequency characteristic is strong when executing a high-frequency CADcam program, etc. Is used.

이때, 오퍼레이팅 시스템만을 실행시키거나 캐드캠만을 실행시키거나 캐드캠을 실행시키면서 동시에 오퍼레이팅 시스템을 실행시키는 경우도 발생한다. 따라서, 비엔씨와 디-서브를 동시에 모니터에 채택하고, 각각의 경우에 맞게 비엔씨 또는 디-서브 신호 라인을 선택하여야 한다.In this case, the operating system may be executed simultaneously with only operating system, only CADcam, or simultaneously executing CADcam. Therefore, the BC and the D-Sub must be simultaneously adopted in the monitor, and the BC or D-Sub signal line must be selected for each case.

제1도는 이러한 종래의 비엔씨/디-서브 자동 선택 회로를 나타낸 블럭도이다.1 is a block diagram showing such a conventional BC / D-sub automatic selection circuit.

제1도를 보면, 비데오 입력부(10)를 통해 비데오 신호가 입력되고, 동기 온 비데오 신호의 동기 검출부(20)에서는 그린 신호에 포함된 동기 신호를 검출하여 동기 프로세서(40)로 출력한다.Referring to FIG. 1, a video signal is input through the video input unit 10, and the sync detector 20 of the sync on video signal detects a sync signal included in the green signal and outputs the sync signal to the sync processor 40.

이때, 상기 동기 프로세서(40)는 선택 신호 입력부(30)를 통해 입력되는 비엔씨/디-서브 선택 신호에 의해 릴레이 등의 스위칭 소자(도시되지 않았음)를 제어하여 비엔씨 또는 디-서브 수평, 수직 동기 신호 라인을 선택하여 수평 동기 신호(H-Syns)와 수직 동기 신호(V-Sync) 및 수평 극성(H-POL), 수직 극성(V-POL)을 출력하였다. 이때, 비엔씨 수평, 수직 동기 신호 라인(BNC-H,BNC-V)을 선택하고, 동기 검출부(20)에 의해 동기 신호가 검출되거나 상기 비엔씨 수평, 수직 동기 신호 라인(BNC-H,BNC-V)에서 동기 신호가 검출되면 릴레이는 비엔씨 수평, 수직 동기 라인에의 접속을 계속 유지한다.In this case, the synchronous processor 40 controls a switching element (not shown) such as a relay by a BC / D-sub selection signal input through the selection signal input unit 30 to control a BC or D-sub horizontal or vertical direction. The sync signal line was selected to output a horizontal sync signal (H-Syns), a vertical sync signal (V-Sync), a horizontal polarity (H-POL), and a vertical polarity (V-POL). In this case, the BNC horizontal and vertical sync signal lines BNC-H and BNC-V are selected, and a sync signal is detected by the sync detector 20, or the BNC horizontal and vertical sync signal lines BNC-H and BNC-V are selected. When a sync signal is detected, the relay continues to connect to the BC horizontal and vertical sync lines.

그러나, 동기 검출부(20)와 비엔씨 수평, 수직 동기 신호 라인에서 동기 신호가 모두 검출되지 않으면 동기 프로세서(30)는 자동으로 토글하여 디-서브 수평, 수직 동기 라인(D-Sub-H,D-Sub-V)을 선택하여 동기 신호를 검출한다.However, if no sync signal is detected in the sync detector 20 and the BC horizontal and vertical sync signal lines, the sync processor 30 automatically toggles the de-sub horizontal and vertical sync lines D-Sub-H and D-. Sub-V) is selected to detect the synchronization signal.

이때, 동기 신호가 검출되면 릴레이는 디-서브 수평, 수직 동기 라인(D-Sub-H,D-Sub-V)에의 접속을 계속 유지한다.At this time, when the synchronization signal is detected, the relay maintains the connection to the de-sub horizontal and vertical synchronization lines D-Sub-H and D-Sub-V.

그러나, 상기 제1도에서는 동기 검출부(20)와 비엔씨 동기 신호 라인 및 디-서브 동기 신호 라인에서 모두 동기 신호가 검출되지 않으면 주전원을 소정 전압으로 다운시켜 전원 절약 모드로 전환하는데, 이때, 릴레이 등에 의해 발생된 노이즈가 상기 동기 검출부(20)로 유입될 경우 상기 동기 프로세서(40)는 마치 동기 신호가 동기 검출부(20)에서 출력되는 것처럼 판단함으로써 전원 절약 모드로 전환하지 못하는 문제점이 있었다.However, in FIG. 1, when the synchronization signal is not detected in both the synchronization detector 20, the BC synchronization signal line, and the de-sub synchronization signal line, the main power is turned down to a predetermined voltage to switch to the power saving mode. When the noise generated by the synchronization detector 20 flows into the synchronization processor 40, the synchronization processor 40 determines that the synchronization signal is output from the synchronization detector 20.

이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 전원 절약 모드가 되면 그린은 비데오 신호에서 동기 신호를 검출하여 출력하는 출력 라인을 차단시킴으로써, 노이즈의 유입 등에 의해 발생하는 오동작을 방지하는 비엔씨/디-서브 자동 선택 오동작 방지 회로를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to prevent the malfunction caused by the inflow of noise by blocking the output line which detects and outputs a synchronization signal from the video signal when the power saving mode is entered. It is to provide a BNC / D-Sub automatic selection malfunction prevention circuit to prevent.

상기와 같은 목적을 달성하기 위한 이 발명에 따른 비엔씨/디-서브 자동 선택 오동작 방지 회로의 특징은, 비데오 신호가 입력되면 그린 신호에 실린 동기 신호를 검출하는 동기 검출부와, 비엔씨 또는 디-서브 동기 신호 라인을 선택하기 위한 선택 신호 입력부와 , 선택 신호 입력부에 의해 선택된 비엔씨 또는 디-서브 동기 신호 라인이나 동기 검출부에서 동기 신호가 검출되면 검출된 동기 신호 및 동기 신호의 극성을 출력하는 동기 프로세서로 구성된 비엔씨/디-서브 자동 선택 회로에 있어서, 전원 절약 모드로 전환하기 위하여 2차측 소정 전압이 소정 전압으로 다운되면 이를 검출하는 전원 검출 수단과, 상기 선택 신호 입력부의 출력을 증폭 및 버퍼링하여 상기 동기 프로세서로 출력하는 선택 신호 검출 수단과, 상기 전원 검출 수단의 2차측 소정 전압이 소정 전압으로 다운되면 상기 동기 검출부의 출력을 차단하는 제어 수단이 구비되는 점이 있다.A feature of the BNC / D-sub automatic selection malfunction prevention circuit according to the present invention for achieving the above object is a synchronization detector for detecting a sync signal carried on the green signal when a video signal is input, and a BNC or D-sub sync. A selection signal input unit for selecting a signal line, and a synchronization processor for outputting the detected synchronization signal and the polarity of the synchronization signal when the synchronization signal is detected at the BNC or de-sub synchronization signal line or the synchronization detector selected by the selection signal input unit. A BNC / D-sub automatic selection circuit comprising: power detecting means for detecting a secondary voltage down to a predetermined voltage in order to switch to a power saving mode, and amplifying and buffering an output of the selection signal input unit to the synchronous processor Selection signal detection means for outputting the control signal and a secondary side of the power supply detection means; When the voltage is lowered to a predetermined voltage, a control means for cutting off the output of the sync detector is provided.

이하, 이 발명에 따른 비엔씨/디-서브 자동 선택 오동작 방지 회로의 바람직한 일실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of the BC / D-sub automatic selection malfunction prevention circuit according to the present invention will be described in detail with reference to the accompanying drawings.

제2도는 이 발명에 따른 비엔씨/디-서브 자동 선택 오동작 방지 회로의 블럭도이다.2 is a block diagram of a BC / D-sub automatic selection malfunction prevention circuit according to the present invention.

제2도를 보면, 비데오 신호가 입력되는 비데오 입력부(100)에는 비데오 신호중 그린 신호에 포함된 동기 신호를 검출하는 동기 검출부(200)가 연결된다.Referring to FIG. 2, the video input unit 100 to which a video signal is input is connected to a sync detector 200 for detecting a sync signal included in a green signal among the video signals.

그리고, 상기 동기 검출부(200)에는 동기 검출부(200)의 출력을 제어하는 동기 제어부(300)가 연결되고, 상기 동기 제어부(300)에는 전원 절약 모드 등을 판별하기 위한 전원 검출부(400)와 비엔씨/디-서브 선택 신호를 검출하는 선택 신호 검출부(600)가 연결된다.The sync detector 200 is connected to a sync controller 300 for controlling the output of the sync detector 200, and the sync controller 300 is connected to a power detector 400 and a BC to determine a power saving mode. The selection signal detection unit 600 for detecting the / de-sub selection signal is connected.

이때, 상기 선택 신호 검출부(600)에는 비엔씨 또는 디-서브 선택 신호를 입력하는 선택 신호 입력부(500)가 연결된다.At this time, the selection signal detection unit 600 is connected to the selection signal input unit 500 for inputting a BC or de-sub selection signal.

한편, 상기 동기 제어부(300)와 선택 신호 입력부(600)의 출력단에는 선택 신호 입력부(500)의 선택 신호에 의해 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V) 또는 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)을 선택하여 동기 신호를 검출하고 상기 선택된 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V) 또는 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)에서 동기 신호가 검출되거나 동기 제어부(300)를 통해 동기 검출부(200)에서 동기 신호가 검출되면 수평 동기 신호(H-Sync), 수직 동기 신호(V-Sync), 수평 극성(H-POL), 수직 극성(V-POL)을 출력하는 동기 프로세서(700)가 연결된다.Meanwhile, horizontal and vertical synchronization signal lines (BNC-H, BNC-V) or de-sub of BNC are connected to the output terminals of the synchronization control unit 300 and the selection signal input unit 600 by a selection signal of the selection signal input unit 500. Select a horizontal and vertical synchronization signal line (D-Sub-H, D-Sub-V) to detect the synchronization signal, and the selected BC's horizontal and vertical synchronization signal line (BNC-H, BNC-V) or D- When the synchronization signal is detected in the horizontal and vertical synchronization signal lines D-Sub-H and D-Sub-V of the sub, or when the synchronization signal is detected by the synchronization detection unit 200 through the synchronization control unit 300, the horizontal synchronization signal H -Sync), a synchronous processor 700 for outputting a vertical sync signal (V-Sync), a horizontal polarity (H-POL), and a vertical polarity (V-POL).

이때, 수평, 수직 동기 신호는 비데오 신호중 그린 신호에 실려서 출력될 수도 있고, 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V) 또는 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)을 통해 분리되어 출력될 수도 있다. 또한, 그린 신호에도 실리고 비엔시의 수평, 수직 동기 신호 라인(BNC-H,BNC-V) 또는 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)을 통해 분리되어 동시에 출력될 수도 있다.In this case, the horizontal and vertical synchronization signals may be output by being loaded on the green signal among the video signals, and the horizontal and vertical synchronization signal lines BNC-H and BNC-V of BNC or the horizontal and vertical synchronization signal lines D-sub of D-sub may be output. Sub-H, D-Sub-V) may be output separately. It also appears on the green signal and can be routed through the non-native horizontal and vertical sync signal lines (BNC-H and BNC-V) or the de-sub's horizontal and vertical sync signal lines (D-Sub-H and D-Sub-V). It can be output separately and simultaneously.

상기 동기 프로세서(700)는 동기 검출부(200)나 비엔씨의 수평, 수직 동기 신호 라인 (BNC-H,BNC-V) 또는 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)에서 동기 신호가 검출되면 검출된 동기 신호와 극성을 출력하고, 또한, 동기 신호가 검출되지 않으면 상기 동기 프로세서(700)는 선택 신호 입력부(500)에 상관없이 자체적으로 소정 간격을 두고 토글하면서 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V) 또는 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)을 선택하여 동기 신호를 검출한다.The synchronization processor 700 may include horizontal and vertical synchronization signal lines BNC-H and BNC-V of the synchronization detector 200 and BC or horizontal and vertical synchronization signal lines D-Sub-H and D- of the sub-sub. When the synchronization signal is detected in the sub-V), the detected synchronization signal and the polarity are outputted. Also, when the synchronization signal is not detected, the synchronization processor 700 automatically maintains a predetermined interval regardless of the selection signal input unit 500. Toggle detects sync signals by selecting BNC's horizontal and vertical sync signal lines (BNC-H, BNC-V) or D-sub's horizontal and vertical sync signal lines (D-Sub-H, D-Sub-V) do.

제3도를 보면, 동기 제어부(300)는 베이스단에 저항(R8)과 병렬로 정전압용 제너 다이오드(ZD1)가 연결되고, 콜렉터단에 상기 동기 검출부(200)의 출력단이 연결되는 트랜지스터(Q3)로 되어 있다.Referring to FIG. 3, the synchronization controller 300 includes a transistor Q3 having a constant voltage zener diode ZD1 connected to a base terminal in parallel with a resistor R8, and an output terminal of the synchronization detector 200 connected to a collector terminal. )

그리고, 전원 검출부(400)는 전원 절약 모드가 되면 소정 전압으로 다운되는 전원 전압단(B+2)에 저항(R6,R7)을 통해 기준 전압단이 연결되고 애노드단은 상기 동기 제어부(300)의 제너 다이오드(ZD1)에 연결되는 션트 레귤레이터(IC1)로 되어 있다.When the power saving mode 400 is in the power saving mode, the reference voltage terminal is connected to the power supply voltage terminal B + 2 which is down to a predetermined voltage through the resistors R6 and R7, and the anode terminal is connected to the synchronization controller 300. The shunt regulator IC1 is connected to the Zener diode ZD1.

또한, 상기 선택 신호 검출부(600)는 트랜지스터(Q1)의 베이스단이 분압용 저항(R1)을 통해 상기 선택 신호 입력부(500)에 연결되고, 상기 트랜지스터(Q1)의 콜렉터단은 저항(R2)을 통하 전원 전압(B+1)과 병렬로 저항(R3)을 통해 상기 동기 제어부(300)의 제너 다이오드(ZD1)가 연결된다.In addition, the selection signal detector 600 has a base terminal of the transistor Q1 connected to the selection signal input unit 500 through a voltage dividing resistor R1, and a collector terminal of the transistor Q1 is connected to a resistor R2. The zener diode ZD1 of the synchronous control unit 300 is connected through the resistor R3 in parallel with the power supply voltage B + 1.

동시에 상기 트랜지스터(Q1)의 콜렉터단에는 바이어스용 저항(R4,R5)과 트랜지스터(Q1,Q3)와 트랜지스터(Q2)의 동작 시간을 달리 해 주는 콘덴서(C2)를 통해 트랜지스터(Q2)의 베이스단이 연결된다.At the same time, the collector terminal of the transistor Q1 is connected to the base terminal of the transistor Q2 through the bias resistors R4 and R5 and the capacitor C2 which varies the operating time of the transistors Q1 and Q3 and the transistor Q2. Is connected.

상기 트랜지스터(Q2)의 콜렉터단은 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V) 또는 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)을 선택하기 위한 릴레이(도시되지 않음) 동작시 역기전력에 의한 노이즈 성분을 제거하는 다이오드(D1)와 B+2의 노이즈 성분을 제거하는 콘덴서(C1)를 통해 전원 전압(B+2)이 연결되고 동시에 동기 프로세서(700)가 연결된다.The collector terminal of the transistor Q2 may be a horizontal or vertical synchronization signal line BNC-H or BNC-V of a BC or a horizontal or vertical synchronization signal line D-Sub-H or D-Sub-V of a de-sub. The power supply voltage B + 2 is connected through a diode D1 that removes noise components due to back EMF and a capacitor C1 that removes noise components of B + 2 during a relay (not shown) operation for selecting a voltage. At the same time, the synchronous processor 700 is connected.

여기서, B+1은 +5V로 전원 절약 모드에서도 변화하지 않는다. 그러나, B+2는 정상 모드에서 +12V이고, 전원 절약 모드에서 약 4V로 떨어진다.Here, B + 1 is + 5V and does not change even in the power saving mode. However, B + 2 is + 12V in normal mode and drops to about 4V in power saving mode.

이와 같이 구성된 이 발명에서 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)을 선택할 때는 선택 신호 입력부(500)를 통해 0V가 인가되고 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V)을 선택할 때는 선택 신호 입력부(500)를 통해 5V가 인가된다고 하자.When the horizontal and vertical synchronization signal lines D-Sub-H and D-Sub-V of the sub-sub are selected in the present invention configured as described above, 0 V is applied through the selection signal input unit 500, and the horizontal and vertical synchronization of BC is applied. When selecting the signal lines BNC-H and BNC-V, it is assumed that 5 V is applied through the selection signal input unit 500.

따라서, 선택 신호 입력부(500)를 통해 0V가 인가되면 트랜지스터(Q1)는 턴오프되고 상기 트랜지스터(Q1)가 턴오프되면 B+1 전압이 바이어스용 저항(R4,R5)을 통해 트랜지스터(Q2)를 턴온시킨다. 상기 트랜지스터(Q2)가 턴온되면 동기 프로세서(700)는 릴레이를 제어하여 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)을 선택하여 동기 신호를 검출한다. 이때, 저항(R3) 값을 크게 함으로써 상기 트랜지스터(Q1)가 턴온되어도 동기 검출부(200)에는 영향을 미치지 않는다.Accordingly, when 0 V is applied through the selection signal input unit 500, the transistor Q1 is turned off, and when the transistor Q1 is turned off, the B + 1 voltage is applied through the bias resistors R4 and R5 to the transistor Q2. Turn on. When the transistor Q2 is turned on, the synchronous processor 700 controls a relay to detect the synchronous signal by selecting horizontal and vertical synchronous signal lines D-Sub-H and D-Sub-V of the sub-sub. At this time, by increasing the value of the resistor R3, the synchronization detector 200 may not be affected even when the transistor Q1 is turned on.

한편, 선택 신호 입력부(500)를 통해 5V가 인가되면 저항(R1)에 의해 분압된 전압이 트랜지스터(Q1)를 턴온시킨다. 상기 트랜지스터(Q1)가 턴온되면 트랜지스터(Q1,Q3)와 트랜지스터(Q2)의 동작 시간을 달리하여 릴레이의 노이즈 유입을 방지하는 콘덴서(C2)에 의해 트랜지스터(Q2)는 작은 시간 차이로 턴오프된다.Meanwhile, when 5 V is applied through the selection signal input unit 500, the voltage divided by the resistor R1 turns on the transistor Q1. When the transistor Q1 is turned on, the transistor Q2 is turned off by a small time difference by the capacitor C2 which prevents the inflow of the noise by changing the operating time of the transistors Q1 and Q3 and the transistor Q2. .

상기 트랜지스터(Q2)가 턴오프되면 동기 프로세서(700)는 릴레이를 제어하여 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V)을 선택하여 동기 신호를 검출한다.When the transistor Q2 is turned off, the synchronous processor 700 controls the relay to select the horizontal and vertical synchronous signal lines BNC-H and BNC-V of the BC to detect the synchronous signal.

이때, 정상 모드에서 전원 검출부(400)의 B+2는 +12V이므로 분압 저항(R6,R7)에 의해 분압된 전압이 션트 레귤레이터(IC1)의 기준 전압보다 높아 션트 레귤레이터(IC1)는 턴온된다. 상기 션트 레귤레이터(IC1)가 턴온되면 접점 A의 전압은 션트 레귤레이터(IC1)의 그라운드로 바이패스 되므로 트랜지스터(Q3)는 턴오프된다.At this time, since B + 2 of the power detector 400 is + 12V in the normal mode, the shunt regulator IC1 is turned on because the voltage divided by the divided resistors R6 and R7 is higher than the reference voltage of the shunt regulator IC1. When the shunt regulator IC1 is turned on, the voltage of the contact A is bypassed to the ground of the shunt regulator IC1, so that the transistor Q3 is turned off.

따라서, 상기 트랜지스터(Q3)는 동기 검출부(200)의 출력에 아무런 영향도 미치지 않는다.Therefore, the transistor Q3 has no influence on the output of the synchronization detector 200.

한편, 전원 절약 모드가 되면 전원 검출부(400)의 B+2는 약 4V 정도로 떨어지고, 비엔씨의 수평, 수직 동기 신호 라인(BNC-H,BNC-V)과 디-서브의 수평, 수직 동기 신호 라인(D-Sub-H,D-Sub-V)에서는 동기 신호가 검출되지 않는다.On the other hand, when the power saving mode is entered, B + 2 of the power detector 400 drops to about 4V, and the horizontal and vertical synchronization signal lines of BNC and the horizontal and vertical synchronization signal lines of B-sub and B-sub are At (D-Sub-H, D-Sub-V), no synchronization signal is detected.

이때, 상기 B+2가 약 4V로 떨어지면 분압 저항(R6,R7)에 의해 분압되어 션트 레귤레이터(IC1)로 제공되는 전압은 기준 전압보다 작으므로 션트 레귤레이터(IC1)는 턴오프된다.At this time, when B + 2 falls to about 4V, the voltage divided by the voltage divider R6 and R7 and provided to the shunt regulator IC1 is smaller than the reference voltage, so that the shunt regulator IC1 is turned off.

상기 션트 레귤레이터(IC1)가 턴오프되면 트랜지스터(Q3)는 저항(R2,R3,R8) 및 제너 다이오드(ZD1)에 의해 분압된 전압에 의해 턴온되어 동기 검출부(200)의 출력을 에미터를 통해 바이패스시킨다. 따라서, 동기 검출부(200)의 출력이 동기 프로세서(700)로 출력되지 못하므로 노이즈의 유입에 관계없이 안전하게 전원 절약 모드로 전환된다.When the shunt regulator IC1 is turned off, the transistor Q3 is turned on by the voltage divided by the resistors R2, R3, and R8 and the zener diode ZD1, and the output of the synchronous detector 200 is transmitted through the emitter. Bypass it. Therefore, since the output of the synchronization detector 200 is not output to the synchronization processor 700, the power saving mode is safely switched regardless of the inflow of noise.

이상에서와 같이 이 발명에 따른 비엔씨/디-서브 자동 선택 오동작 방지 회로에 의하면, 2차측 전압이 소정 전압으로 다운되고 동기 신호가 없어 전원 절약 모드로 전환할 때에는 그린 온 비데오 신호에서 동기 신호를 검출하여 출력하는 출력 라인을 차단시킴으로써, 전원 절약 모드로 전환시 동기 검출부로 유입된 노이즈를 동기 신호로 검출하는 오동작을 방지하여 전원 절약 모드로 정확하게 전환한다.As described above, according to the BNC / D-sub automatic selection malfunction prevention circuit according to the present invention, when the secondary voltage drops to a predetermined voltage and there is no synchronization signal, the synchronization signal is detected from the green on video signal. By cutting off the output line to output the power supply mode, it prevents the malfunction of detecting the noise introduced into the synchronization detecting unit as the synchronization signal when switching to the power saving mode, thereby accurately switching to the power saving mode.

Claims

When a video signal is input, a synchronization detector for detecting a synchronization signal on the green signal, a selection signal input unit for selecting a BC or de-sub synchronization signal line, a BC or de-sub synchronization signal line selected by the selection signal input unit, In the BNC / D-sub automatic selection circuit comprising a synchronous processor for outputting the detected synchronous signal and the polarity of the synchronous signal when the synchronous signal is detected by the synchronous detection unit, the secondary predetermined voltage (B + 2) to switch to the power saving mode. ) Is a power supply detecting means for detecting when the voltage is down to a predetermined voltage, and a selection signal detecting means for amplifying and buffering an output of the selection signal input unit and outputting the same to the synchronous processor. 2) is provided with a control means for cutting off the output of the synchronization detector when the voltage is lowered to a predetermined voltage. / D-Sub automatically selects malfunction prevention circuit.

The power supply detecting means includes a resistor for dividing the secondary predetermined voltage (B + 2) and a shunt regulator which is turned off when the voltage divided by the resistor is smaller than an internal reference voltage. BNC / D-sub auto select malfunction prevention circuit.

The BNC / D-sub automatic selection malfunction prevention circuit according to claim 1 or 2, wherein the control means comprises a transistor which cuts off the output of the synchronization detector when the shunt regulator of the power detection means is turned off.