KR970000651B1 - Manufacturing method of semiconductor device metal wiring - Google Patents

Manufacturing method of semiconductor device metal wiring Download PDF

Info

Publication number
KR970000651B1
KR970000651B1 KR1019930015864A KR930015864A KR970000651B1 KR 970000651 B1 KR970000651 B1 KR 970000651B1 KR 1019930015864 A KR1019930015864 A KR 1019930015864A KR 930015864 A KR930015864 A KR 930015864A KR 970000651 B1 KR970000651 B1 KR 970000651B1
Authority
KR
South Korea
Prior art keywords
layer
barrier metal
forming
metal layer
metal wiring
Prior art date
Application number
KR1019930015864A
Other languages
Korean (ko)
Other versions
KR950007063A (en
Inventor
김헌도
고철기
박흥락
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930015864A priority Critical patent/KR970000651B1/en
Publication of KR950007063A publication Critical patent/KR950007063A/en
Application granted granted Critical
Publication of KR970000651B1 publication Critical patent/KR970000651B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(a) The first titanium layer(4) is formed on the insulating layer(2) including the contact hole(3), the first barrier metal layer(5) is formed. (b) The heat treatment process is done to contain oxygen in the first barrier metal layer. (c) After the second barrier metal layer(6) is formed on the first one, the heat treatment process is done to contain oxygen in the second barrier metal layer. (d) The second titanium layer(7) is formed on the second barrier metal layer. (e) The metal wiring(8) is formed by depositing aluminium alloy on the second titanium layer, on which the reflection protection layer(9) is formed. Therefore, the barrier effect in the metal wiring of the semiconductor element is increased and the thickness of the layer is minimized.

Description

반도체 소자의 금속배선 형성 방법Metal wiring formation method of semiconductor device

제1a도 내지 제1f도는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 소자의 단면도.1A to 1F are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘 기판 또는 도전층 2 : 절연층1: silicon substrate or conductive layer 2: insulating layer

3 : 콘택홀 4 : 제1 티타늄층3: contact hole 4: first titanium layer

5 및 5a : 제1 배리어 금속층 6 및 6a : 제2 배리어 금속층5 and 5a: first barrier metal layer 6 and 6a: second barrier metal layer

7 : 제2 티타늄층 8 : 금속배선7: second titanium layer 8: metal wiring

9 : 반사 방지층 10 : 배리어 금속층9: antireflection layer 10: barrier metal layer

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 배리어 금속층(barrier metal layer)내에 산소를 함유시켜 배리어 효과를 증대시키며 두께를 최소화시킬 수 있도록 한 반도체 소자의 금속배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and more particularly, to a method for forming metal wirings in semiconductor devices in which oxygen is contained in a barrier metal layer to increase barrier effect and minimize thickness.

일반적으로 반도체 소자가 고집적화됨에 따라 실리콘 기판 또는 도전층과 금속배선간의 접속을 위한 콘택홀(Contact Hole)의 크기는 서브 마이크론(Sub-micron) 단위로 감소되며 콘택홀이 형성되는 절연층의 높이는1.0㎛ 이상으로 증가된다. 그러므로 이에 따라 콘택홀의 단차비(aspect ratio)가 급격히 증가되기 때문에 스퍼터링(sputtering) 방법으로 배리어 금속을 증착하는 경우 층덮힘 불량으로 증착 두께가 불균일해져 확산 방지막으로서의 역할을 충분히 해내지 못하게 된다. 그래서 이를 해결하기 위하여 배리어 금속의 증착 두께를 증가시키지만, 이 경우 층덮힘 특성은 약간 향상되는 반면 콘택홀 입구에서 그림자 효과(shadow effect)가 발생되어 후속 금속배선용 알루미늄 합금 증착시 문제가 발생된다. 그러므로 높은 단차비를 갖는 콘택홀에서 최소의 두께로 최대의 확산방지 효과를 얻을 수 있는 배리어 금속층의 형성이 요구되는 실정이다.In general, as semiconductor devices are highly integrated, the size of a contact hole for connection between a silicon substrate or a conductive layer and a metal wiring is reduced in sub-micron units, and the height of the insulating layer where the contact hole is formed is 1.0. It is increased to more than m. Therefore, since the aspect ratio of the contact hole is rapidly increased, when the barrier metal is deposited by the sputtering method, the deposition thickness is uneven due to poor layer covering, and thus it may not sufficiently serve as a diffusion barrier. Thus, in order to solve this problem, the deposition thickness of the barrier metal is increased, but in this case, the layer covering property is slightly improved, while a shadow effect occurs at the entrance of the contact hole, thereby causing a problem in the deposition of the aluminum alloy for subsequent metal wiring. Therefore, the formation of a barrier metal layer capable of obtaining the maximum diffusion prevention effect with a minimum thickness in the contact hole having a high step ratio is required.

따라서 본 발명은 배리어 금속층을 다층 구조로 형성하되, 각 배리어 금속층을 형성한 후 상기 배리어 금속층내에 산소를 함유시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a metal wiring in a semiconductor device which can solve the above-mentioned disadvantages by forming a barrier metal layer in a multi-layered structure and containing oxygen in the barrier metal layer after forming each barrier metal layer. have.

상기한 목적을 달성하기 위한 본 발명은 절연층에 형성된 콘택홀을 통해 노출되는 실리콘 기판 또는 도전층과 접속되도록 금속배선을 형성하기 위한 반도체 소자의 금속배선 형성 방법에 있어서, 상기 콘택홀을 포함하는 상기 절연층상에 제1티타늄층을 형성한 후 상기 제1티타늄층상에 제1배리어 금속층을 형성하는 단계와, 상기 단계로부터 상기 제1배리어 금속층내에 산소가 함유되도록 소정 온도 및 가스 분위기의 상압 반응로내에서 열처리 공정을 실시하는 단계와, 상기 단계로부터 상기 제1배리어 금속층상에 제2배리어 금속층을 형성한 후 상기 제2배리어 금속층내에 산소가 함유되도록 소정 온도 및 가스 분위기의 상압 반응로내에서 열처리 공정을 실시하는 단계와, 상기 단계로부터 상기 제2배리어 금속층상에 제2티타늄을 형성하는 단계와, 상기 단계로부터 상기 제2티타늄층상에 알루미늄 합금을 증착하여 금속배선을 형상한 후 상기 금속배선상에 반사 방지층을 형성하는 단계로 이루어지는 것을 특징으로 한다.The present invention for achieving the above object is a method for forming a metal wiring of a semiconductor device for forming a metal wiring to be connected to a silicon substrate or a conductive layer exposed through a contact hole formed in the insulating layer, comprising the contact hole Forming a first titanium layer on the insulating layer and then forming a first barrier metal layer on the first titanium layer, and from the step, an atmospheric pressure reactor at a predetermined temperature and a gas atmosphere so that oxygen is contained in the first barrier metal layer. Performing a heat treatment process within the step, and forming a second barrier metal layer on the first barrier metal layer from the step, and then heat-treating the reactor in a normal temperature and gas atmosphere so that oxygen is contained in the second barrier metal layer. Performing a process, forming a second titanium on said second barrier metal layer from said step, After depositing the aluminum alloy in the second layer from the group of titanium step-like metal wiring it is characterized in that comprising the step of forming an anti-reflection layer on the metal wirings.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1a도 내지 제1f도는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 소자의 단면도로서, 제1a도는 실리콘 기판 또는 도전층(1)상에 절연층(2)을 형성한 후 콘택 마스크를 이용한 사진 및 식각 공정으로 상기 절연층(2)의 소정 부분에 콘택홀(3)을 형성하고 상기 콘택홀(3)을 포함하는 상기 절연층(2)상에 티타늄(Ti)을 증착하여 일정 두께의 제1티타늄층(4)을 형성한 다음 상기 제1티타늄층(4)상부에 제1 배리어 금속층(5)을 얇은 두께로 형성한 상태의 단면도로서, 상기 제1배리어 금속층(5)은 TiN 또는 TiW을 증착하여 형성한다.1A to 1F are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to the present invention. FIG. 1A is a contact after forming an insulating layer 2 on a silicon substrate or a conductive layer 1. Forming a contact hole 3 in a predetermined portion of the insulating layer 2 by a photo and etching process using a mask, and depositing titanium (Ti) on the insulating layer 2 including the contact hole 3. A cross-sectional view of the first titanium layer 4 having a predetermined thickness and then a thinner first barrier metal layer 5 formed on the first titanium layer 4, wherein the first barrier metal layer 5 is formed. Is formed by depositing TiN or TiW.

제1b도는 420 내지 500℃의 온도 및 질소(N2) 또는 질소(N2) 및 수소(H2)가 혼합된 가스 분위기의 상압 반응로내에서 열처리 공정을 실시하여 상기 제1배리어 금속층(5)을 일정량의 산소가 함유된 제1배리어 금속층(5a)으로 변화시킨 상태의 단면도로서, 상기 제1배리어 금속층(5a)의 표면부에서 산소의 농도가 가장 높고 깊이 들어갈수록 산소의 농도가 낮아지도록 한다. 이때 상압 반응로를 이용하면 상기 실리콘 기판(1)이 반응로내로 로드(Load)되는 과정에서 대기중으로부터 유입되는 산소를 상기 배리어 금속층(5a)에 함유 되도록 할 수 있으며, 열처리 온도가 일정하게 유지되어 산소의 농도가 과도하게 증가되는 것이 방지된다. 또한 상기 배리어 금속층에 함유되는 산소의 양은 열처리 온도 및 상기 실리콘 기판(1)이 상압 반응로내로 로드되는 속도에 의해 조절된다. 여기서 상기 제1배리어 금속층(5)이 TiN인 경우 상기한 조건에서 열처리하면 TiNxOy의 구조를 갖는 제1배리어 금속층(5a)이 되고, TiW인 경우에는 TiWxNy+TiWxOy의 구조를 갖는 제1배리어 금속층(5a)이 된다.FIG. 1B illustrates a heat treatment process in a normal pressure reactor in a gas atmosphere in which a temperature of 420 to 500 ° C. and nitrogen (N 2 ) or nitrogen (N 2 ) and hydrogen (H 2 ) are mixed. ) Is a cross-sectional view of the first barrier metal layer 5a containing a certain amount of oxygen, so that the oxygen concentration is highest in the surface portion of the first barrier metal layer 5a and the oxygen concentration decreases as the depth is deepened. do. At this time, by using an atmospheric pressure reactor, oxygen flowing from the atmosphere may be contained in the barrier metal layer 5a while the silicon substrate 1 is loaded into the reactor, and the heat treatment temperature is maintained at a constant level. This prevents excessive concentration of oxygen. The amount of oxygen contained in the barrier metal layer is also controlled by the heat treatment temperature and the rate at which the silicon substrate 1 is loaded into the atmospheric reactor. Here, when the first barrier metal layer 5 is TiN, the first barrier metal layer 5a having the structure of TiNxOy is formed by heat treatment under the above conditions. In the case of TiW, the first barrier metal layer having the structure of TiWxNy + TiWxOy ( 5a).

제1c도는 산소가 함유된 상기 제1배리어 금속층(5a)상에 제2배리어 금속층(6)을 얇은 두께로 형성한 상태의 단면도이고, 제1d도는 상기와 같은 방법으로 열처리를 반복 실시하여 상기 제2배리어 금속층(6)을 일정량의 산소가 함유된 제2배리어 금속층(6a)으로 변화시킨 상태의 단면도로서, 이때 상기 제2배리어 금속층(6a) 상부 및 하부의 산소 농도는 중간부의 산소 농도보다 높게 한다.FIG. 1C is a cross-sectional view of the second barrier metal layer 6 having a thin thickness formed on the first barrier metal layer 5a containing oxygen, and FIG. 1D is a heat treatment performed in the same manner as described above. A cross-sectional view of the state in which the second barrier metal layer 6 is changed to the second barrier metal layer 6a containing a certain amount of oxygen, wherein the oxygen concentrations above and below the second barrier metal layer 6a are higher than the oxygen concentration in the middle portion. do.

제1e도는 스퍼터링 방법으로 상기 제2배리어 금속층(6a)상에 티타늄(Ti)을 증착하여 일정 두께의 제2티타늄층(7)을 형성한 상태의 단면도이고, 제1f도는 상기 제2티타늄층(7)을 형성한 후 대기중에 노출됨이 없이 고온의 알루미늄 증착 공정을 실시하여 상기 제2티타늄층(7)상에 금속배선(8)을 형성한 다음 상기 금속배선(8)상에 반사 방지층(9)을 형성한 상태의 단면도이다.FIG. 1E is a cross-sectional view of a state in which a second titanium layer 7 having a predetermined thickness is formed by depositing titanium (Ti) on the second barrier metal layer 6a by a sputtering method, and FIG. 1F is a second titanium layer ( 7) after forming a high temperature aluminum deposition process without being exposed to the atmosphere to form a metal wiring 8 on the second titanium layer 7 and then an anti-reflection layer 9 on the metal wiring (8) It is sectional drawing of the state formed.

상기의 실시예는 2단계로 증착된 배리어 금속층을 갖는 금속배선 형성 방법을 기술하였으나, 본 발명은 상기 실시예에 한정되지 않고 다단계로 증착된 배리어 금속층을 갖는 금속배선 형성 방법에도 적용될 수 있다.Although the above embodiment has described a method for forming a metal wiring having a barrier metal layer deposited in two steps, the present invention is not limited to the above embodiment but may be applied to a method for forming a metal wiring having a barrier metal layer deposited in multiple steps.

상술한 바와 같이 본 발명에 의하면 첫째, 상기 함유된 산소에 의해 금속배선으로부터 하부로 확산되는 금속 원자의 확산 경로가 증가되거나 차단되므로 배리어 효과가 증대되어 소자의 신뢰성이 향상될 수 있으며 배리어 금속층의 두께를 최소화시켜 후속 공정을 용이하게 실시할 수 있고, 둘째, 상압 반응로를 이용하므로 별도의 산소 공급이 필요치 않으며, 또한 수소(H2) 가스를 혼합하므로써 알루미늄(A1)과 같은 금속을 증착한 후 실시하는 알로이(Alloy) 공정을 생략할 수 있으며, 세째, 배리어 금속층의 상부 및 하부에 티타늄층이 각각 형성되기 때문에 실리콘 기판 또는 금속층과 배리어 금속층간의 접착력이 향상되고 배리어 효과도 증대되는 탁월한 효과가 있다.As described above, according to the present invention, first, since the diffusion path of metal atoms diffused downward from the metal wiring by the contained oxygen is increased or blocked, the barrier effect is increased, so that the reliability of the device can be improved and the thickness of the barrier metal layer can be improved. The second process can be easily carried out by minimizing the number of times. Second, since a normal pressure reactor is used, a separate oxygen supply is not required, and a metal such as aluminum (A1) is deposited by mixing hydrogen (H 2 ) gas. Alloy process can be omitted. Third, since the titanium layer is formed on the upper and lower portions of the barrier metal layer, the adhesion between the silicon substrate or the metal layer and the barrier metal layer is improved and the barrier effect is also increased. have.

Claims (3)

절연층(2)에 형성된 콘택홀(3)을 통해 노출되는 실리콘 기판 또는 도전층(1)과 접속되도록 금속배선을 형성하기 위한 반도체 소자의 금속배선 형성 방법에 있어서, 상기 콘택홀(3)을 포함하는 상기 절연층(2)상에 제1티타늄층(4)을 형성한 후 상기 제1티타늄층(4)상에 제1배리어 금속층(5)을 형성하는 단계와, 상기 단계로부터 상기 제1배리어 금속층(5)내에 산소가 함유되도록 소정 온도 및 가스 분위기의 상압 반응로내에서 열처리 공정을 실시하는 단계와, 상기 단계로부터 상기 제1배리어 금속층(5)상에 제2배리어 금속층(6)을 형성한 후 상기 제2배리어 금속층(6)내에 산소가 함유되도록 소정 온도 및 가스 분위기의 상압 반응로내에서 열처리 공정을 실시하는 단계와, 상기 단계로부터 상기 제2배리어 금속층(6)상에 제2티타늄층(7)을 형성하는 단계와, 상기 단계로부터 상기 제2티타늄층(7)상에 알루미늄 합금을 증착하여 금속배선(8)을 형성한 후 상기 금속배선(8)상에 반사 방지층(9)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.In the method of forming a metal wiring of a semiconductor device for forming a metal wiring so as to be connected to the silicon substrate or the conductive layer 1 exposed through the contact hole 3 formed in the insulating layer 2, the contact hole 3 is Forming a first titanium layer 4 on the insulating layer 2 including the first barrier metal layer 5 on the first titanium layer 4, and forming the first barrier metal layer 5 on the first titanium layer 4; Performing a heat treatment process in an atmospheric pressure reactor at a predetermined temperature and a gas atmosphere so that oxygen is contained in the barrier metal layer 5; and from this step, the second barrier metal layer 6 is formed on the first barrier metal layer 5; After the formation, performing a heat treatment process in an atmospheric pressure reactor at a predetermined temperature and a gas atmosphere so that oxygen is contained in the second barrier metal layer 6; Forming a titanium layer (7), and Forming a metal wiring 8 by depositing an aluminum alloy on the second titanium layer 7, and then forming an anti-reflection layer 9 on the metal wiring 8. Metal wiring formation method. 제1항에 있어서, 상기 제1및 제2배리어 금속층(5 및 6)은 TiN 및 TiW중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.The method of claim 1, wherein the first and second barrier metal layers (5 and 6) are formed of any one of TiN and TiW. 제1항에 있어서, 상기 열처리 공정은 420 내지 500℃의 온도 및 질소(N2) 또는 질소(N2) 및 수소(H2)가 혼합된 가스중 어느 하나의 가스 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.The method of claim 1, wherein the heat treatment is carried out in a gas atmosphere of any one of a temperature of 420 to 500 ℃ and nitrogen (N 2 ) or a mixture of nitrogen (N 2 ) and hydrogen (H 2 ). A metal wiring formation method of a semiconductor device.
KR1019930015864A 1993-08-17 1993-08-17 Manufacturing method of semiconductor device metal wiring KR970000651B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930015864A KR970000651B1 (en) 1993-08-17 1993-08-17 Manufacturing method of semiconductor device metal wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930015864A KR970000651B1 (en) 1993-08-17 1993-08-17 Manufacturing method of semiconductor device metal wiring

Publications (2)

Publication Number Publication Date
KR950007063A KR950007063A (en) 1995-03-21
KR970000651B1 true KR970000651B1 (en) 1997-01-16

Family

ID=19361360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015864A KR970000651B1 (en) 1993-08-17 1993-08-17 Manufacturing method of semiconductor device metal wiring

Country Status (1)

Country Link
KR (1) KR970000651B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305627B1 (en) * 2015-03-03 2021-09-28 엘지전자 주식회사 Laundry Treating Apparatus and Control Method for the same

Also Published As

Publication number Publication date
KR950007063A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
KR100546943B1 (en) Semiconductor Device Formation Method
US8456007B2 (en) Chemical vapor deposition of titanium
US5973400A (en) Semiconductor device having a copper wiring layer formed on a base via a barrier layer of amorphous tantalum carbide
KR20010023696A (en) Borderless vias with cvd barrier layer
US5783493A (en) Method for reducing precipitate defects using a plasma treatment post BPSG etchback
KR100218728B1 (en) Manufacturing method of metal interconnection of semiconductor device
US6239492B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
IE56850B1 (en) Diffusion barrier layer for integrated-circuit devices
KR970000651B1 (en) Manufacturing method of semiconductor device metal wiring
US5126825A (en) Wiring structure of a semiconductor device with beta tungsten
KR100290467B1 (en) Method of forming a metal barrier film in a semiconductor device
US5963830A (en) Method of forming a TiN/W barrier layer for a hot Al plug
WO1993011558A1 (en) Method of modifying contact resistance in semiconductor devices and articles produced thereby
US6297153B1 (en) Method of manufacturing barrier metal film of semiconductor device and method of manufacturing metal interconnection film of semiconductor device using the same
KR930002672B1 (en) Metal wiring method using amorphous titanium-nitride film
KR19990059074A (en) Metal wiring formation method of semiconductor device
KR100336655B1 (en) Method for forming metal wiring in semiconductor device
US6228764B1 (en) Method of forming wiring in semiconductor device
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
KR0172283B1 (en) Method of forming metal wire of a semiconductor device
KR100215540B1 (en) Method for forming metal film in semiconductor device
EP0225224A2 (en) After oxide metal alloy process
KR100406562B1 (en) Method for forming metal line
US6468905B1 (en) Methods of restricting silicon migration
KR100276566B1 (en) Method of forming a metal wiring in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee