KR970000145Y1

KR970000145Y1 - Interface circuit for digital keyphone system

Info

Publication number: KR970000145Y1
Application number: KR2019910017134U
Authority: KR
Inventors: 박상률
Original assignee: 현대전자산업 주식회사; 정몽헌
Priority date: 1991-10-15
Filing date: 1991-10-15
Publication date: 1997-01-06
Also published as: KR930009428U

Abstract

내용 없음.No content.

Description

Interface circuit of digital key phone system

제1도는 본 고안을 나타내는 상세 회로도.1 is a detailed circuit diagram showing the present invention.

제2도는 제1도의 입출력 신호 파형도.2 is an input / output signal waveform diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 10 : 변압기 2, 3, 6, 7, 11, 12 : 저항1, 10: transformer 2, 3, 6, 7, 11, 12: resistance

4, 5, 8, 9, 16, 17 : 다이오드 13 : UDLT4, 5, 8, 9, 16, 17: Diode 13: UDLT

14, 15, 19 : 컨덴서 18 : 풀리 스위치14, 15, 19: condenser 18: pulley switch

본 고안은 퍼스널 컴퓨터(이하 PC라 한다)간의 통신에 있어서, 키폰 시스템에 PC를 연결하여 사용하는 디지탈 키폰 시스템의 인터페이스 회로에 관한 것이다.The present invention relates to an interface circuit of a digital key phone system in which a personal computer (hereinafter referred to as a PC) is used by connecting a PC to the key phone system.

종래에는 음성 신호를 전송하기 위한 키폰 시스템과 디지탈 데이타를 전송하기 위한 PC통신 기기가 각각 별도로 구성되어 있어서 음성 신호와 디지탈 데이타를 함께 전송할 수 없는 문제점이 있었다.In the related art, a key phone system for transmitting a voice signal and a PC communication device for transmitting digital data are separately configured, and thus there is a problem in that the voice signal and the digital data cannot be transmitted together.

본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로, PC간의 통신을 할때 별도의 시스템을 연결하지 않고 종래에 사용하고 있는 키폰 시스템에 PC를 연결하여 음성 신호와 디지탈 데이타를 동시에 전송할 수 있는 디지탈 키폰 시스템의 인터페이스회로를 제공함에 그 목적이 있다.The present invention was devised to solve the above problems, and when connecting between PCs, a digital key phone capable of transmitting voice signals and digital data simultaneously by connecting a PC to a conventional key phone system without connecting a separate system. The purpose is to provide an interface circuit of the system.

본 고안은 상기 목적을 달성하기 위하여 디지탈 키폰 시스템의 인터페이스 회로에 있어서, 음성과 PC데이타를 수신하여 저장하고 송신하는 UDLT, 1차측 결선에 팁이 연결되고 상기 UDLT의 LO단에 2차측 결선이 연결된 제1 변압기, 1차측 결선에 링이 연결되고 상기 UDLT의 기준 전압단과 LI단에 2차측 결선이 연결된 제2 변압기, 상기 제2 변압기의 2차측 결선과 상기 UDLT의 LI단 사이에 연결되어 노이즈를 제거하는 저항, 상기 제1 변압기의 1차측 결선에 연결되어 과전류의 흐름을 방지하는 폴리 스위치, 상기 제1 변압기의 1차측 결선과 상기 제2 변압기의 1차측 결선 사이에 연결되어 교류 노이즈를 제거하는 컨덴서로 구성한다.In order to achieve the above object, the present invention provides an interface circuit of a digital key phone system, a UDLT for receiving, storing and transmitting voice and PC data, a tip connected to a primary connection, and a secondary connection connected to a LO terminal of the UDLT. The first transformer is connected between the secondary side connection of the second transformer and the UDLT, the second transformer having a ring connected to the primary side connection, and the secondary side connection to the reference voltage terminal of the UDLT and the LI terminal. A resistance to remove, a poly switch connected to the primary side connection of the first transformer to prevent the flow of overcurrent, and connected between the primary side connection of the first transformer and the primary side connection of the second transformer to remove AC noise. Consists of a capacitor

이하 첨부된 제1도와 제2도를 참조하여 본 고안을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 1 and 2.

제1도는 본 고안의 일 실시예를 나타내는 상세 회로도이고 제2도는 상기 제1도에 입력되고 출력되는 파형도이다.1 is a detailed circuit diagram illustrating an embodiment of the present invention, and FIG. 2 is a waveform diagram input and output to the first diagram.

도면에서 1과 10은 변압기, 2와 3과 6과 11 및 12는 저항, 4와 5와 8과 9와 16 및 17은 다이오드, 13은 UDLT, 14와 15 및 19는 컨덴서, 18은 풀리 스위치를 나타낸다.In the drawing, 1 and 10 are transformers, 2 and 3 and 6 and 11 and 12 are resistors, 4 and 5 and 8 and 9 and 16 and 17 are diodes, 13 are UDLT, 14 and 15 and 19 are capacitors, 18 are pulley switches Indicates.

본 고안의 구성은 다음과 같다.The configuration of the present invention is as follows.

변압기(1)의 2차측 일단에 두개의 저항(2, 3)을 직렬로 연결하고 상기 저항(2)과 저항(3) 사이에는 다이오드(4)이 애노드단과 다이오드(5)의 캐소드단을 각각 연결하며 상기 다이오드(4)의 캐소드단에는 5V 전압을 인가하고 상기 다이오드(5)의 애노드단은 접지시켜 구성한다.Two resistors (2, 3) are connected in series at one end of the secondary side of the transformer (1), and between the resistor (2) and the resistor (3), a diode (4) connects the anode and the cathode of the diode (5), respectively. 5V voltage is applied to the cathode terminal of the diode 4 and the anode terminal of the diode 5 is grounded.

또한 상기 변압기(1)의 2차측 타단에 두개의 저항(6, 7)을 직렬로 연결하고 상기 저항(6)과 저항(7) 사이에는 다이오드(8)의 애노드단과 다이오드(9)의 캐소드단을 각각 연결하며 상기 다이오드(8)의 캐소드단에는 5V 전압을 인가하고 상기 다이오드(9)의 애노다단은 접지시켜 구성한다.In addition, two resistors 6 and 7 are connected in series to the other end of the transformer 1 and an anode end of the diode 8 and a cathode end of the diode 9 are connected between the resistor 6 and the resistor 7. Are connected to each other, and a 5V voltage is applied to the cathode of the diode 8 and the anode of the diode 9 is grounded.

그리고 변압기(10)의 2차측 타단에 두개의 저항(11, 12)을 직렬로 연결하고 상기 저항(3, 7, 12)과 상기 변압기(10)의 일단에 UDLT(Universal Digital Loop Transceiver: 13)를 연결하며, 상기 변압기(10)의 2개측 일단에 컨덴서(14, 15)의 일단을 각각 연결하여 상기 컨덴서(14)의 타단에는 5V의 전압을 연결하고 상기 컨덴서(15)의 타단은 접지시켜 구성한다.In addition, two resistors 11 and 12 are connected in series to the other end of the transformer 10 and UDLT (Universal Digital Loop Transceiver: 13) is connected to the resistors 3, 7, 12 and one end of the transformer 10. Connect one end of the capacitors 14 and 15 to two ends of the transformer 10, connect a voltage of 5V to the other end of the capacitor 14, and ground the other end of the capacitor 15. Configure.

또한 상기 저항(11)과 저항(12) 사이에는 다이오드(16)의 애노드단과 다이오드(17)의 캐소드단을 각각 연결하며 상기 다이오드(16)의 개소드단에는 5V 전압을 인가하고 상기 다이오드(17)의 애노다단은 접지시켜 구성한다.In addition, an anode terminal of the diode 16 and a cathode terminal of the diode 17 are connected between the resistor 11 and the resistor 12, respectively, and a 5V voltage is applied to the cathode terminal of the diode 16 and the diode 17 Anodized stage of) is constructed by grounding.

상기 변압기(1)의 1차측 일단에는 팁(tip)선을 연결하고 상기 변압기(1)의 1차측 타단에는 풀리 스위치(poly switch : 18)를 연결하여 상기 풀리 스위치(18)에 24V의 전압을 인가하고, 상기 변압기(10)의 차측 일단은 접지하며 상기 변압기(10)의 1차측 타단은 링(ring)선을 연결하고 상기 변압기(1)의 1차측 타단과 상기 변압기(10)의 1차측 일단 사이에 콘덴서(19)를 연결하여 구성한다.A tip wire is connected to one end of the primary side of the transformer 1 and a poly switch 18 is connected to the other end of the primary side of the transformer 1 to supply a voltage of 24 V to the pulley switch 18. And the other end of the transformer 10 is grounded, and the other end of the primary side of the transformer 10 connects a ring line, and the other end of the primary side of the transformer 1 and the primary side of the transformer 10 are applied. The condenser 19 is connected between one end and comprised.

상기한 본 고안의 구성 요소에 대한 각각의 기능을 살펴보면 다음과 같다.Looking at each function for the components of the present invention described above are as follows.

상기 UDLT(13)의 기능은 한개의 라인(line)을 타고 음성과 PC 대이타가 송 수신 될 경우 이것을 받아서 음성은 음성 버퍼(도면에 도시하지 않았음)에 저장하고 PC 데이타는 PC 데이타용 버퍼(도면에 도시하지 않았음)에 저장하여 송신하는 역활을 한다.The function of the UDLT 13 is to take a line and receive it when the voice and PC data are transmitted and received, and store the voice in a voice buffer (not shown) and the PC data buffer for PC data. It stores and transmits (not shown).

또한 먼거리까지 데이타를 전송할 수 있도록 디지탈 데이타들을 빠른 신호에 실어주고(약 512KHz) 실려온 신호를 분리하는 역활을 한다.It also puts digital data on fast signals (approximately 512KHz) and separates them so that data can be transmitted over long distances.

상기 UDLT(13)의 LO1(Line Out 1), LO2단은 512KHz에 실린 디지탈 데이타를 송출하고, LI(Line In)단은 디지탈 데이타를 수신하며 TX(Transmittion)단은 하이웨이(highway)에 데이타를 실어주는 핀이고 RX(Receive)단은 하이웨이로 부터 데이타를 인가 받는다.The LO1 (Line Out 1) and LO2 stages of the UDLT 13 transmit digital data loaded at 512 KHz, the LI (Line In) stage receives digital data, and the TX (Transmittion) stage transmits data to the highway. It is a pin to carry and the RX (Receive) stage receives data from the highway.

상기 저항(2, 3, 6, 7)은 선로의 임피던스 정합을 위한 것이며 상기 저항(11, 12)은 신호의 폭을 감소시켜 노이즈(noise)를 제거하고 상기 컨덴서(14, 15)는 교류 전압의 노이즈를 제거한다.The resistors 2, 3, 6 and 7 are for impedance matching of the line and the resistors 11 and 12 reduce the width of the signal to remove noise and the capacitors 14 and 15 are alternating voltage Remove noise from

또한 상기 다이오드(4, 5, 8, 9, 16, 17)는 5V 이상의 전압을 제거하여 상기 UDLT(13)를 보호하고 상기 폴리 스위치(18)는 24V이상의 큰 전압이 인가될때 브레이크(break)되어 본 고안을 보호하며 상기 컨덴서(19)는 24V 전원에 포함된 교류 노이즈를 제거하는 역활을 한다.In addition, the diodes 4, 5, 8, 9, 16 and 17 remove the voltage of 5V or more to protect the UDLT 13 and the poly switch 18 is broken when a large voltage of 24V or more is applied. Protecting the present invention and the capacitor 19 serves to remove the AC noise contained in the 24V power supply.

본 고안의 동작 상황을 상기 UDLT(13)를 중심으로 자세히 설명한다.The operation of the present invention will be described in detail with reference to the UDLT 13.

먼저, 디지탈 데이타 송출방법에 대하여 알아본다.First, the digital data transmission method will be described.

음성 데이타의 송출은 상기 UDLT(13)의 TE1(Transmittion Enable 1)단에 인가되는 클럭 1(제2도 참조)의 로우 시간 동안과 TD/RD(Transmittion Data Clock/Receive Data Clock)핀에 인가되는 클럭 5(제2도 참조)의 신호가 라이징 에지(rising edge)되는 순간에 한개의 음성 데이타 비트를 상기 TX단을 통하여 전송한다.Transmission of voice data is applied during the low time of clock 1 (see FIG. 2) applied to the TE1 (Transmit Enable 1) terminal of the UDLT 13 and to the TD / RD (Transmittion Data Clock / Receive Data Clock) pin. One voice data bit is transmitted through the TX stage at the moment when the signal of clock 5 (see FIG. 2) is rising edge.

상기한 과정이 4μsec, 즉 상기 TE1단에 인가되는 클럭 1이 로우 시간인 동안에 클럭 5에 나타난 바와 같이 라이징 에지가 8번 반복하여 일어나면 음성 데이타는 모두 실리게 된다.If the above process occurs 4 μsec, i.e., while the rising edge is repeated 8 times as shown in the clock 5 while the clock 1 applied to the TE1 stage is a low time, all voice data is loaded.

PC 데이타 송출 방법은 음성 데이타 송출 방법과 같으나 다만 TE2단에 인가되는 클럭 2(제2도 참조)의 로우 시간동안에 실행되는 차이가 있다.The PC data transmission method is the same as the voice data transmission method except that the difference is executed during the low time of the clock 2 (see FIG. 2) applied to the TE2 stage.

상기한 방법으로 음성 데이타와 PC 데이타가 섞이지 않고 송출된다.In this manner, the voice data and the PC data are transmitted without being mixed.

다음으로, 디지탈 데이타의 선택 방법에 대하여 알아본다.Next, a method of selecting digital data will be described.

음성 데이타는 상기 UDLT(13)의 RE1(Receive Enable 1)에 인가되는 클럭 3(제2도 참조)의 로우 시간 동안과 TD/RD단의 폴링에지(falling edge) 순간에 한개의 비트씩 선택되어 상기 UDLT(13)의 내부에 있는 레지스터(도면에 도시하지 않았음)에 저장된다.Voice data is selected one bit at a time during the low time of clock 3 (see FIG. 2) applied to RE1 (Receive Enable 1) of the UDLT 13 and at the falling edge of the TD / RD stage. It is stored in a register (not shown) inside the UDLT 13.

상기한 폴링 에지 과정을 8번 반복함으로서 음성 데이타를 모두 선택할 수 있다.By repeating the falling edge process eight times, all voice data can be selected.

PC 데이타 선택 방법은 상기 음성 데이타 선택 방법과 같으나 다만 RE2단에 인가되는 클럭 4(제2도 참조)의 로우 시간 동안에 실행되는 차이가 있다.The PC data selection method is the same as the voice data selection method except that the difference is executed during the low time of the clock 4 (see FIG. 2) applied to the RE2 stage.

상기한 과정이 끝나 상기 UDLT(13)의 내부에 8비트가 다 차면 디지탈 데이타는 125 μsec마다 LO1단과 LO2단을 통하고 상기 변압기(1)를 경과하여 디지탈 전화기(도면에 도시하지 않았음)로 가고 LI를 통해서 음성데이타와 PC 데이타를 수신하여 상기 UDLT(13)의 내부 레지스터에 저장한 후 TX단을 통하여 하이웨이에 실려진다.When the above process is completed and 8 bits are filled in the UDLT 13, the digital data passes through the LO1 stage and the LO2 stage every 125 μsec and passes through the transformer 1 to a digital telephone (not shown). The voice data and the PC data are received through the LI, stored in the internal register of the UDLT 13, and loaded onto the highway through the TX terminal.

상기한 바와 같이 본 고안은 별도의 시스템을 구성하지 않고도 음성 신호와 디지탈 데이타를 동시에 전송할 수 있어서 PC간의 데이타 통신을 쉽게 구현할 수 있으며 원가가 절감되고 또한 원거리에서도 음성통화 및 PC통신이 가능한 효과가 있다.As described above, the present invention can transmit voice signals and digital data at the same time without configuring a separate system, so that data communication between PCs can be easily implemented, and cost can be reduced, and voice calls and PC communication can be performed at a long distance. .

Claims

In an interface circuit of a digital key phone system, a UDLT (Universal Digital Loop Transceiver 13) for receiving, storing and transmitting voice and personal computer (PC) data, a tip line is connected to a primary side, and the UDLT 13 The first transformer (1) having a secondary side connected to the LO (Line Out) terminal of the line, a ring line is connected to the primary side and the secondary side is connected to the reference voltage terminal and LI (Line In) terminal of the UDLT (13) Resistors 11 and 12 connected between a second transformer 10, a secondary side of the second transformer 10, and a LI terminal of the UDLT 13 to remove noise, and 1 of the first transformer 1. Poly switch (18) connected to the secondary side to prevent the flow of overcurrent, a capacitor connected between the primary side of the first transformer (1) and the primary side of the second transformer (10) to remove AC noise Interface circuit of a digital key phone system, characterized in that (19).