Claims (9)
기판 상부에 형성되는 하부전극과; 상기 하부전극 일부분의 상부에 형성되는 박막 에미터와; 상기 박막 에미터 주위를 포위하도록 절연성 기판의 노출된 표면의 소정부위에서 에미터의 높이 이상의 두께로 형성된 절연체와; 상기 절연체 상부에 형성되고, 상기 에미터에 대응하여 2개 이상의 소정 모양의 구멍이 형성되어 있는 다공형 게이트 전극을 포함하는 다공형 게이트 전극을 갖는 필드 에미션 소자.A lower electrode formed on the substrate; A thin film emitter formed on an upper portion of the lower electrode; An insulator formed to a thickness greater than or equal to the height of the emitter at a predetermined portion of an exposed surface of the insulating substrate to surround the thin film emitter; And a porous gate electrode formed on the insulator and including a porous gate electrode formed with two or more predetermined holes corresponding to the emitter.
제1항에 있어서, 상기 다공형 게이트 전극 상부에 부가적으로 형성되어 상기 다공게이트 전극의 소정부분의 기계적인 휨을 교정하고, 상기 다공의 게이트 전극의 소정부분의 형상이 아래로 볼록하도록 하는 지지체를 더 포함하는 것을 특징으로 하는 다공형 게이트를 갖는 필드 에미션 소자.The support of claim 1, further comprising a support formed on top of the porous gate electrode to correct mechanical bending of a predetermined portion of the porous gate electrode and to convex a shape of the predetermined portion of the porous gate electrode. A field emission device having a porous gate, further comprising.
제1항 또는 제2항에 있어서, 상기 다공형 게이트 전극 혹은 지지체의 상부에 부가적으로 형성된 절연체와; 상기 다공체 게이트 전극 혹은 지지체의 상부에 부가적으로 형성된 절연체와; 상기 다공게이트를 통과한 전자 빔이 기판에 수직방향으로부터 분산되는 것을 억제하는 조절전극을 더 포함하는 것을 특징으로 하는 다공형게이트를 갖는 필드 에미션 소자.3. The insulator of claim 1 or 2, further comprising: an insulator formed on the porous gate electrode or the support; An insulator additionally formed on the porous gate electrode or the support; And a control electrode which prevents the electron beam passing through the porous gate from being dispersed in a direction perpendicular to the substrate.
제3항에 있어서, 상기 조절전극 상부에 부가적으로 형성되어, 상기 조절전극 소정부분의 기계적인 휨을 교정하고, 상기 조절전극 소정부분의 형상이 아래로 볼록하도록 구성된 것을 특징으로 하는 다공형 게이트를 갖는 필드 에미션 소자.The porous gate of claim 3, further comprising an upper portion of the control electrode to correct mechanical bending of a predetermined portion of the control electrode and to convex a predetermined portion of the control electrode. Field emission elements.
제1항 또는 2항에 있어서, 상기 하부전극과 게이트 전극이 교차하는 부분이 행렬로 어드레싱이 가능하도록 구성되어 있는 것을 특징으로 하는 다수의 다공형 게이트를 갖는 필드 에미션 소자.The field emission device according to claim 1 or 2, wherein a portion where the lower electrode and the gate electrode intersect is configured to be addressable in a matrix.
절연성 기판상부에 하부전극, 절연체 및 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층의 소정부분에 패턴을 형성하고 절연체가 노출되도록 하는 단계와; 상기 절연체를 식각한 후, 노출된 하부전극과 포토레지스트층 상부로부터 박막을 형성하는 단계와; 상기 포토레지스트층을 제거하고 절연체 상부의 박막을 제거한 후, 평탄화층을 상부로부터 증착하는 단계와; 상기 평탄화층을 절연체가 노출되도록 방향성 식각한 후, 그 상부로부터 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부에 2개 이상의 소정부분에 패턴을 형성하여 게이트 전극을 식각하는 단계와; 상기 평탄화층을 제거하고, 상기 절연체가 곡면을 갖도록 식각하는 단계를 포함하는 다공형 게이트를 갖는 필드 에미션 소자의 제조방법.Forming a lower electrode, an insulator, and a photoresist layer on the insulating substrate; Forming a pattern on a predetermined portion of the photoresist layer and exposing an insulator; After etching the insulator, forming a thin film from the exposed lower electrode and the upper portion of the photoresist layer; Removing the photoresist layer, removing the thin film on the insulator, and then depositing a planarization layer from above; Directionally etching the planarization layer to expose an insulator, and then forming a gate electrode thereon; Etching the gate electrode by forming a pattern on at least two predetermined portions on the gate electrode; Removing the planarization layer and etching the insulator so that the insulator has a curved surface.
제6항에 있어서, 상기 에미터 박막의 재료로서 부전자 친화력(negative electron affinity) 혹은 낮은 일함수(low work function)를 갖는 다이아몬드를 이용하는 것을 특징으로 하는 다공형 게이트를 갖는 필드 에미션 소자의 제조방법.The field emission device having a porous gate according to claim 6, wherein diamond having a negative electron affinity or a low work function is used as a material of the emitter thin film. Way.
제7항에 있어서, 상기 다이아몬드 박막 제조시, 화학기상 증착법(CVD), 스퍼터링, 레이저 어블레이션 방법을 사용하는 것을 특징으로 하는 다공형 게이트를 갖는 필드 에미션 소자의 제조방법.The method of manufacturing a field emission device having a porous gate according to claim 7, wherein the diamond thin film is manufactured by chemical vapor deposition (CVD), sputtering, or laser ablation.
제7항에 있어서, 상기 화학기상 증착법(CVD), 스퍼터링, 레이저어블레이션에 의해 제조된 다이아몬드 박막의 구성원자비가 원자%로 다음의 식;The method according to claim 7, wherein the atomic ratio of the diamond thin film produced by chemical vapor deposition (CVD), sputtering, laser ablation is expressed in atomic%;
CX-HY-MZ C X -H Y -M Z
(M은 Cr, Mo, W, V, Nb, Ta, Ti, Zr, Hf등의 전이 금속 중 적어도 하나), 단, 60≤X≤100, 0≤Y≤40, 0≤Z≤40이고, X+Y=Z=100임인 것을 특징으로 하는 다공형 게이트를 갖는 필드 에미션 소자의 제조방법.(M is at least one of transition metals such as Cr, Mo, W, V, Nb, Ta, Ti, Zr, Hf), provided that 60≤X≤100, 0≤Y≤40, 0≤Z≤40, A method of manufacturing a field emission device having a porous gate, wherein X + Y = Z = 100.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.