Claims (3)
무선 호출신호 및 메세지를 수신하여 이로부터 호출신호 및 메세지를 디지털신호로 출력하기 위한 고주파보드와, 페이저의 고유 ID와, 프레임 정보를 저장하고 있는 이이피롬과, 상기 이이피롬으로 동기용 클럭 및 칩선택신호를 주어 상기 이이피롬으로부터 읽어온 고유 ID와, 프레임 정보의 POCSAG 정보를 CPU내부의 램에 저장하고 상기 고주파보드에 하이/로우신호를 인가하여 고주파보드의 구동을 통제하여 고주파보드의 전력소모를 제어하며 동기부호어와 아이들 부호어를 비교할 수 있는 프로그램이 저장되어 있고 상기 고주파보드로부터 수신된 데이터를 처리하여 출력하기 위한 CPU로 구성되는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저.A high frequency board for receiving wireless call signals and messages and outputting the call signals and messages as digital signals, an easy pyrom storing a unique ID of the pager and frame information, and a clock and a chip for synchronizing with the easy pyrom Gives a selection signal and stores the unique ID and POCSAG information of the frame information in the RAM inside the CPU and applies the high / low signal to the high-frequency board to control the driving of the high-frequency board. And a CPU for storing a program capable of comparing the synchronization coder and the idle codeword and processing and outputting the data received from the high frequency board. .
EEPROM에 ID와 프레임 정보등을 기억시키고 전원이 온되면 CPU가 EEPROM으로 동기용 클럭 및 칩 선택신호를 주어 EEPROM으로 부터 고유 ID 및 프레임 정보를 읽어 와서 CPU 내부의 램에 저장한 후, CPU 내부의 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 고주파 보드로 인가하여, 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어 프리앰블이 검출되는 지를 판단하는 단계와, 상기 프리앰블의 검출결과 프리앰블이 검출되면 CPU는 고주파보드로 계속 하이신호를 인가하고 동기 부호어가 입력되는 지를 검출하는 단계와, 상기 동기부호어의 검출결과 만약 동기 부호어가 일정시간동안 검출되지 않으면 상기 CPU 내부의 타이머 인터럽터를 사용하여 일정주기의 하이/로우 신호를 프리앰블이 검출될 때까지 인터페이스 집적회로로 보내는 단계로 진행하고, 동기 부호어가 검출되면 고주파보드로 인가하는 신호를 로우로 유지하면서 상기 EEPROM으로부터 읽어온 프레임 정보가 해당 프레임이 되는 지를 판단하는 단계와, 상기 판단결과 해당 프레임이 되면 하이신호를 고주파 보드로 인가하여 이때 수신되는 데이터가 램에 저장된 ID와 일치하는 지를비교하는 단계와, 상기 비교결과 ID가 일치하면 고주파보드로 인가되는 신호를 하이로 유지하고 이어져 오는 메세지가 있는 지의 여부를 판단하는 단계와, 상기 판단결과 메세지가 수신되면 그 메세지를 출력하고, 메세지가 수신되지 않으면 호출음만 발생하는 단계로 구성되는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저의 호출 수신방법.If ID and frame information are stored in EEPROM and the power is turned on, CPU sends synchronous clock and chip select signal to EEPROM to read unique ID and frame information from EEPROM, and then stores it in RAM inside CPU. Applying a high / low signal to the high frequency board at regular intervals using a timer interrupter to determine whether the high frequency board is powered on and the preamble is detected during the time when the high signal is sent; and the detection result preamble is detected. The CPU continuously applies a high signal to the high frequency board and detects whether a sync codeword is input. If the sync codeword is not detected for a predetermined time, the CPU uses a timer interrupter inside the CPU. Sending a period high / low signal to the interface integrated circuit until the preamble is detected If the sync codeword is detected, determining whether the frame information read from the EEPROM becomes the corresponding frame while keeping the signal applied to the high frequency board to be low; Comparing the received data with the ID stored in the RAM, and if the ID is the result of the comparison, keeping the signal applied to the high-frequency board high and determining whether there is a subsequent message. And outputting the message when the determination result message is received, and generating only a ringing sound when the message is not received.
제2항에 있어서, 상기 저장된 ID와 수신 데이터의 ID가 일치하는 지를 비교한 결과 ID가 일치하지 않으면다시 동기 부호어가 검출되었는지를 판단하는 단계와, 상기 판단결과 동기부호어가 검출되면 CPU는 고주파보드로 로우신호를 인가하고, 상기 EEPROM으로부터 읽어온 프레임 정보가 해당 프레임이 되는 지를 검출하는 단계로 진행하고, 동기부호어가 검출되지 않으면 타이머 인터럽터를 사용하여 일정 주기로 하이/로우 신호를 고주파보드로 인가하여, 하이신호가 보내지는 시간 동안 고주파보드의 전원이 온되어 프리앰블이 검출되는지를 판단하는 단계(S로 진행하는 것을 더 포함하는 것을 특징으로 하는 디코더 기능을 갖는 중앙처리장치를 내장한 페이저의 호출 수신방법.The method of claim 2, further comprising: determining whether a sync codeword is detected again if the ID does not match, as a result of comparing the stored ID with the ID of the received data; A low low signal is applied, and the frame information read from the EEPROM is detected. If the synchronization code is not detected, the high / low signal is applied to the high frequency board at regular intervals using a timer interrupter. Determining whether a preamble is detected when the high frequency board is powered on during the time that a high signal is sent (proceed to step S), and receiving a call of a pager incorporating a central processing unit having a decoder function. Way.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.