Claims (15)
반도체 소자의 신호 전달 회로에 있어서, 데이타 신호를 입력하기 위한 입력라인과, 상기 입력 라인으로 부터의 데이타 신호의 제1논리를 출력 라인쪽으로 출력하기 위한 풀-업 수단과, 상기 입력 라인으로부터의 데이타 신호의 제2논리를 상기 출력 라인쪽으로 출력하기 위한 풀-다운 수단과, 상기 풀-업 수단 및 상기 입력 라인의 사이에 접속되어 상기 풀-업 수단쪽으로 전달될 상기 입력 수단으로부터의 상기 데이타 신호의 제1논리를 절환하기 위한 제1절환수단과, 상기 풀-다운 수단 및 상기 입력 라인의 사이에 접속되어 상기 풀-다운 수단쪽으로 전달될 상기 입력 수단으로부터의 상기 데이타 신호의 제2논리를 절환하기 위한 제2절환수단과, 상기 출력라인으로부터의 출력신호에 의하여 상기 제1 및 제2절환수단의 전송동작을 제어하는 귀환수단을 구비하는 것을 특징으로 하는 신호전달회로.A signal transfer circuit of a semiconductor device, comprising: an input line for inputting a data signal, pull-up means for outputting a first logic of the data signal from the input line to an output line, and data from the input line Pull-down means for outputting a second logic of a signal towards said output line, and between said pull-up means and said input line, said data signal from said input means to be transferred to said pull-up means. A first switching means for switching a first logic, and a second logic of said data signal from said input means to be connected between said pull-down means and said input line and transferred to said pull-down means; And a second switching means for controlling the transfer operation of the first and second switching means by an output signal from the output line. That the compared signal transmission circuit according to claim.
제1항에 있어서, 상기 제1논리는 상기 입력 라인으로부터의 데이타 신호가 하이일때는 반전된 신호를 상기 풀-업 수단으로 전송하고, 상기 제2논리는 상기 입력 라인으로부터의 데이타 신호가 로우일때는 반전된 신호를 상기 풀-다운 수단으로 전송하는 것을 특징으로 하는 신호전달회로.2. The method of claim 1, wherein the first logic transmits the inverted signal to the pull-up means when the data signal from the input line is high and the second logic when the data signal from the input line is low. Is an inverted signal transmitted to the pull-down means.
제1항에 있어서, 상기 제1절환수단은 풀-다운 드라이브 수단에 스위치 소자가 첨가되고, 상기 제2절환수단은 풀-업 드라이버 수단에 스위치 소자가 첨가된 것을 특징으로 하는 신호전달회로.The signal transfer circuit according to claim 1, wherein the first switching means includes a switch element added to a pull-down drive means, and the second switching means includes a switch element added to a pull-up driver means.
제3항에 있어서, 상기 제1절환수단의 스위치 소자는 NMOS로 구성되고, 상기심지어 제2절환수단의 스위치 소자는 PMOS로 구성된 것을 특징으로 하는 신호전달회로.4. The signal transmission circuit according to claim 3, wherein the switch element of the first switching means is composed of NMOS, and even the switch element of the second switching means is composed of PMOS.
제1항에 있어서, 상기 귀환 수단은 홀수개의 인버터로 구성된 것을 특징으로 하는 신호전달회로.2. A signal transmission circuit according to claim 1, wherein said feedback means consists of an odd number of inverters.
반조체 소자의 신호 전달 회로에 있어서, 데이타 신호를 입력하기 위한 입력 라인과, 상기 입력 라인으로 부터의 데이타 신호의 제1논리를 출력 라인쪽으로 출력하기 위한 풀-업 수단과, 상기 입력 라인으로부터의 데이타 신호의 제2논리를 상기 출력 라인쪽으로 출력하기 위한 풀-다운 수단과, 상기 풀-업 수단 및 상기 입력라인의 사이에 접속되어 제2절환수단쪽으로 전달된 상기 입력 수단으로부터의 상기 데이타 신호의 제1논리를 절환하기 위한 제1절환수단과, 상기 제1절환수단 및 풀-다운 수단 사이에 접속되어 상기 풀-업 수단쪽으로 전달될 상기 입력 수단으로부터의 상기 데이타 신호의 제1논리를 절환하기 위한 제2절환수단과, 상기 입력라인 및 풀-다운 수단 사이에 접속되어 제4절환수단쪽으로 전달될 상기 입력 수단으로부터의 상기 데이타신호의 제2논리를 절환하기 위한 제3절환수단과, 상기 제3절환수단 및 상기 풀-다운 수단의 사이에 접속되어 상기 풀-다운수단쪽으로 전달될 상기 제3절환수단으로부터의 상기 데이타 신호의 제2논리를 절환하기 위한 제4절환수단과, 상기 출력라인으로부터의 출력신호에 의하여 상기 제1 내지 제4절환수단의 전송동작을 제어하는 귀한수단을 구비하는 것을 특징으로 하는 신호전달회로.A signal transmission circuit of a semi-assembly element comprising: an input line for inputting a data signal, pull-up means for outputting a first logic of the data signal from the input line to an output line, and from the input line Pull-down means for outputting a second logic of a data signal toward said output line, and said data signal from said input means connected between said pull-up means and said input line and transferred to a second switching means. A first switching means for switching a first logic and a first logic of said data signal from said input means to be connected between said first switching means and a pull-down means and to be transferred towards said pull-up means; A second switching means for said data transmission from said input means to be connected between said input line and said pull-down means and to be transferred to said fourth switching means. A third switching means for switching the second logic of the second data means, and the third switching means connected between the third switching means and the pull-down means to transfer the data signal from the third switching means to be transferred toward the pull-down means. And a fourth switching means for switching logic, and precious means for controlling the transfer operation of said first to fourth switching means in accordance with an output signal from said output line.
제6항에 있어서, 상기 제1논리는 상기 입력 라인으로부터의 데이타 신호가 로우일때는 상기 제1절환수단에 의해 반전된 신호를 출력하고, 다시 상기 제2절환수단에 의해 반전된 신호를 상기 풀-업 수단으로 전송하고, 상기 제2논리는 상기 입력 라인으로부터의 데이타 신호가 하이일때는 상기 제3절환수단에 의해 반전된 신호를 출력하고, 다시 상기 제4절환수단에 의해 반전된 신호를 상기 풀-다운 수단으로 전송하는 것을 특징으로 하는 신호전달회로.7. The method of claim 6, wherein the first logic outputs a signal inverted by the first switching means when the data signal from the input line is low, and then pulls up the signal inverted by the second switching means. The second logic outputs a signal inverted by the third switching means when the data signal from the input line is high, and again the signal inverted by the fourth switching means. A signal transmission circuit, characterized in that the transmission by the pull-down means.
제6항에 있어서, 상기 제1절환수단은 풀-업 드라이브 수단에 스위치 소자가 첨가되고, 상기 제3절환수단은 풀-다운 드라이버 수단에 스위치 소자가 첨가된 것을 특징으로 하는 신호전달회로.The signal transfer circuit according to claim 6, wherein the first switching means includes a switch element added to the pull-up drive means, and the third switching means includes a switch element added to the pull-down driver means.
제8항에 있어서, 상기 제1절환수단의 스위치 소자는 PMOS로 구성되고, 상기 제3절환수단의 스위치 소자는 NMOS로 구성된 것을 특징으로 하는 신호전달회로.The signal transfer circuit according to claim 8, wherein the switch element of the first switching means is composed of a PMOS, and the switch element of the third switching means is composed of an NMOS.
제6항에 있어서, 상기 귀환 수단은 홀수개의 인버터로 구성된 것을 특징으로 하는 신호전달회로.7. The signal transmission circuit according to claim 6, wherein said feedback means consists of an odd number of inverters.
반도체 소자의 신호 전달 회로에 있어서, 데이타 신호를 입력하기 위한 입력 라인과, 상기 입력 라인으로부터의 데이타 신호의 제1논리를 출력 라인쪽으로 출력하기 위한 풀-업 수단과, 상기 입력 라인으로부터의 데이타 신호의 제2논리를 상기 출력 라인쪽으로 출력하기 위한 풀-다운 수단과, 상기 입력 라인 및 상기 풀-업 수단 사이에 접속되어 제2절환수단쪽으로 전달될 상기 입력 수단으로부터의 상기 데이타 신호의 제1논리를 절환하기 위한 제1절환수단과, 상기 제1절환수단 및 풀-다운 수단 사이에 접속되어 제3절환수단쪽으로 전달될 상기 입력 수단으로부터의 상기 데이타 신호의 제1논리를 절환하기 위한 제2절환수단과, 상기 제2절환수단 및 풀-다운 수단 사이에 접속되어 상기 풀-다운 수단쪽으로 전달될 상기 입력 수단으로부터의 상기 데이타 신호의 제1논리를 절환하기 위한 제3절환수단과, 상기 입력라인 및 풀-다운 수단 사이에 접속되어 제5절환수단쪽으로 전달될 상기 입력수단으로부터의 상기 데이타 신호의 제2논리를 절환하기 위한 제4절환수단과, 상기 제4절환수단 및 상기 풀-다운 수단의 사이에 접속되어 제6절환수단쪽으로 전달될 상기 제4절환수단으로부터의 상기 데이타 신호의 제2논리를 절환하기 위한 제5절환수단과, 상기 제5절환수단 및 상기 풀-다운 수단의 사이에 접속되어 상기 풀-다운 수단쪽으로 전달될 상기 제5절환수단으로부터의 상기 데이타 신호의 제2논리를 절환하기 위한 제6절환수단과, 상기 출력라인으로부터의 출력신호에 의하여 상기 제1 내지 제6절환수단의 전송동작을 제어하는 귀환수단을 구비하는 것을 특징으로 하는 신호전달회로.A signal transmission circuit of a semiconductor device, comprising: an input line for inputting a data signal, pull-up means for outputting a first logic of the data signal from the input line toward an output line, and a data signal from the input line First logic of said data signal from said input means to be connected between said input line and said pull-up means and to be transferred to a second switching means, for outputting a second logic of said output line toward said output line; A second switching means for switching the first logic of the data signal from the input means to be connected between the first switching means and the pull-down means and transferred to the third switching means; Said data from said input means to be connected between said means and said second switching means and pull-down means to be transferred towards said pull-down means. Third switching means for switching the first logic of the signal, and for switching the second logic of the data signal from the input means to be connected between the input line and the pull-down means and transferred to the fifth switching means. A fifth switching means for switching the second logic of the data signal from the fourth switching means to be connected between the fourth switching means and the fourth switching means and the pull-down means and to be transferred toward the sixth switching means. Means, a sixth switching means for switching between the fifth switching means and the pull-down means and for switching the second logic of the data signal from the fifth switching means to be transferred towards the pull-down means; And a feedback means for controlling the transmission operation of the first to sixth switching means by an output signal from the output line.
제11항에 있어서, 상기 제1논리는 상기입력 라인으로부터의 데이타 신호가 하이일때는 상기 제1절환수단에 의해 반전된 신호를 출력하고, 다시 상기 제2절환수단에 의해 반전된 신호를 출력한 다음 상기 제3절환수단에 의해 반전된 신호를 상기 풀-업 수단으로 전송하고, 상기 제2논리는 상기 입력 라인으로부터의 데이타 신호가 로우일때는 상기 제4절환수단에 의해 반전된 신호를 출력하고, 다시 상기 제5절환수단의 의해 반전된 신호를 출력한 다음 상기 제6절환수단에 의해 반전된 신호를 상기 풀-다운 수단으로 전송하는 것을 특징으로 하는 신호전달회로.12. The method of claim 11, wherein the first logic outputs a signal inverted by the first switching means when the data signal from the input line is high, and outputs a signal inverted by the second switching means. Next, the signal inverted by the third switching means is transmitted to the pull-up means, and the second logic outputs the signal inverted by the fourth switching means when the data signal from the input line is low. And again outputting a signal inverted by the fifth switching means and then transmitting the signal inverted by the sixth switching means to the pull-down means.
제11항에 있어서, 상기 제1절환수단은 풀-다운 드라이브 수단에 스위치 소자가 첨가되고, 상기 제4절환수단은 풀-업 드라이버 수단에 스위치 소자가 첨가된 것을 특징으로 하는 신호전달회로.12. The signal transfer circuit according to claim 11, wherein the first switching means includes a switch element added to a pull-down drive means, and the fourth switching means includes a switch element added to a pull-up driver means.
제13항에 있어서, 상기 제1절환수단의 스위치 소자는 NMOS로 구성되고, 상기 제4절환수단의 스위치소자는 PMOS로 구성된 것을 특징으로 하는 신호전달회로.The signal transfer circuit according to claim 13, wherein the switch element of the first switching means is composed of NMOS, and the switch element of the fourth switching means is composed of PMOS.
제11항에 있어서, 상기 귀한 수단은 홀수개의 인버터로 구성된 것을 특징으로 하는 신호전달회로.12. The signal transmission circuit according to claim 11, wherein said precious means consists of an odd number of inverters.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.