Claims (3)
입력되는 제어신호에 따른 기준전압을 발생하는 기준전압 발생수단과, 상기 기준전압 발생수단에서 발생하는 기준전압에 따라 증가하는 외부전압이 일정구간을 초과할 경우 이를 래치하고 다시 외부전압이 일정구간으로 감소할 경우 그 차를 출력하는 번인 검출수단과, 상기 번인 검출수단으로 부터 출력되는 전압에 따른 기준전압을 출력하여 칩의 동작을 알리는 제어에 따라 스탠바이시엔 스탠바이용 차동증폭수단을 액티브시엔 액티브용 차동증폭수단을 동작시켜 전류를 공급하도록 하는 바이어스용 기준전압 발생수단으로 구성된 것을 특징으로 하는 번-인시 외부전압 감지가 가능한 내부전압 발생회로.When the reference voltage generating means for generating a reference voltage according to the input control signal and the external voltage increasing according to the reference voltage generated by the reference voltage generating means exceeds a certain period, the latch is latched again and the external voltage returns to a predetermined period. In case of decrease, the differential differential means for standby and standby is activated according to the control of burn-in detection means for outputting the difference and control of informing the operation of the chip by outputting a reference voltage according to the voltage output from the burn-in detection means. An internal voltage generation circuit capable of sensing an external voltage at burn-in, comprising: a reference voltage generating means for biasing the amplifying means to supply a current.
제1항에 있어서, 번인 검출수단은 입력되는 기준전압(Vref1)에 따라 동작하여 외부전압을 감지함과 아울러 그 감지전압이 소정값을 넘으면 래치하는 전압감지수단과, 상기 전압감지수단으로 부터 출력되는 전압을 버퍼링하여 출력하는 버퍼와, 상기 버퍼의 출력에 따라 온 또는 오프하여 생성된 번인감지 기준전압(Vrefb)이 소정레벨 이상이면 상기 전압감지수단으로 전달하고 정상이면 출력하는 번인기준전압 감지수단과, 상기 버퍼의 출력에 따른 펄스를 생성하여 상기 전압감지수단이 래치상태를 조절하도록 하는 펄스발생수단으로 구성된 것을 특징으로 하는 번-인시 외부전압 감지가 가능한 내부전압 발생회로.2. The burn-in detection unit according to claim 1, wherein the burn-in detection unit operates according to the input reference voltage Vref1 to sense an external voltage and outputs the voltage detection unit for latching when the detection voltage exceeds a predetermined value, and outputs from the voltage detection unit. A buffer for buffering and outputting a voltage to be output, and a burn-in reference voltage detecting means for outputting the burn-in detecting reference voltage Vrefb generated by turning on or off according to the output of the buffer to the voltage detecting means when the voltage is higher than or equal to a predetermined level. And a pulse generating means for generating a pulse according to the output of the buffer so that the voltage sensing means adjusts a latch state.
제2항에 있어서, 전압감지수단은 게이트가 접지측과 접속되고 소오스가 전원단자와 접속된 피모스트랜지스터(PM21)와 접지사이에 소정개의 엔모스를 직렬연결하고, 상기 접지에 소오스측에 접속된 엔모스트랜지스터(NM25)의 게이트는 번인기준전압 감지수단의 출력단과 접속하고 그의 드레인은 버퍼의 입력단에 접속함과 아울러 피모스트랜지스터(PM23)의 드레인측에 접속하며, 상기 피모스트랜지스터(PM23)의 게이트는 펄스발생수단에 접속하고, 전원단자(VCC)와 연결된 상기 피모스트랜지스터(PM23)의 소오스는 게이트와 접속하며, 상기 엔모스트랜지스터(NM21-NM24) 중 어느 하나의 소오스와 드레인사이에 쉬미트트리거 방식으로 피모스트랜지스터(PM22)를 접속하고 구성된 것을 특징으로 하는 번-인시 외부전압 감지가 가능한 내부전압 발생회로.3. The voltage sensing means according to claim 2, wherein a predetermined NMOS is connected in series between the PMOS transistor PM21 having a gate connected to the ground side and a source connected to the power supply terminal, and a ground, and connected to the source side to the ground. The gate of the NMOS transistor NM25 is connected to the output terminal of the burn-in reference voltage sensing means, and the drain thereof is connected to the input terminal of the buffer, and to the drain side of the PMOS transistor PM23, and the PMOS transistor PM23. ) Is connected to the pulse generating means, the source of the PMOS transistor PM23 connected to the power supply terminal VCC is connected to the gate, and between any one source and the drain of the NMOS transistors NM21 to NM24. The internal voltage generation circuit capable of detecting the external voltage at the time of burn-in, characterized in that the PMOS transistor (PM22) connected to the Schmitt trigger method.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.