KR960016268A - Atm 통신방식의 메세지길이 계산회로 - Google Patents
Atm 통신방식의 메세지길이 계산회로 Download PDFInfo
- Publication number
- KR960016268A KR960016268A KR1019940028200A KR19940028200A KR960016268A KR 960016268 A KR960016268 A KR 960016268A KR 1019940028200 A KR1019940028200 A KR 1019940028200A KR 19940028200 A KR19940028200 A KR 19940028200A KR 960016268 A KR960016268 A KR 960016268A
- Authority
- KR
- South Korea
- Prior art keywords
- message
- length
- trailer
- adder
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
- H04L69/168—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP] specially adapted for link layer protocols, e.g. asynchronous transfer mode [ATM], synchronous optical network [SONET] or point-to-point protocol [PPP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/566—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM layer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM통신방식의 메세지길이 계산회로에 관한 것으로, 수신된 SAR 트레일러의 길이표시(LI) 데이타를 누적 가산하는 가산기(10)와; 상기 가산기(10)의 출력을 지연된 트레일러신호에 따라 래치한 후 상기 가산기(10)로 궤환하여 누적토록하며 새로운 메세지가 시작되면 저장된 데이타를 클리어시키고, 오버플로우가 발생되면 오버플로우신호를 출력하는 디플립플롭으로 구성되어 SAR 수신단에서 수신된 SAR-PDU의 트레일러에 실린 6비트의 길이표시(LI)데이타를 동일 메세지 구간내에서 누산하여 메세지의 전체 길이를 계산한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 메세지길이 계산회로를 설명하기 위하여 도시한 것으로서, (가)는 AAL계층의 데이타 흐름 구조를 도시한 도면, (나)는 SAR-PDU 데이타의 포맷을 도시한 도면, (다)는 CPCS-PDU 데이타의 포맷을 도시한 도면,
제2도는 본 발명에 따른 메세지길이 계산회로를 도시한 블럭도,
제3도는 본 발명에 따른 메세지길이 계산회로의 변형예.
Claims (2)
- ATM통신방식의 AAL 3/4 프로토콜에 따른 수신처리장치에 있어서, 수신된 SAR 트레일러의 길이표시(LI)데이타를 누적 가산하는 가산기(10)와; 상기 가산기(10)의 출력을 지연된 트레일러신호(d_s_t)에 따라 래치한 후 상기 가산기(10)로 궤환하여 누적 가산토록하며 새로운 메세지가 시작되면 저장된 데이타를 클리어 시키고, 오버플로우가 발생되면 오버플로우신호를 출력하는 디플립플롭(20)으로 구성되어 SAR 수신단에서 수신된 SAR-PDU의 트레일러에 실린 6비트의 길이표시(LI)데이타를 동일 메세지 구간내에서 누산하여 메세지의 전체 길이를 계산하는 것을 특징으로 하는 ATM통신방식의 메세지길이 계산회로.
- ATM통신방식의 AAL 3/4 프로토콜에 따른 수신처리장치에 있어서, 세그먼트형태(ST)가 BOM이나 COM일 경우 카운트완료신호(complete)가 발생되면 카운트값을 증가시키는 11비트 카운터(40)와; 세그먼트형태(ST)가 EOM이나 SSM일 경우 트레일러선택신호(s_t)에 따라 길이표시(LI)데이타를 래치하는 디플립플롭(50); 및 상기 11비트카운터(40)의 출력과 상기 플립플롭(50)의 출력을 입력하여 메세지의 길이를 연산하는 길이연산부(60)를 구비한 것을 특징으로 하는 ATM통신방식의 메세지길이 계산회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940028200A KR0123231B1 (ko) | 1994-10-31 | 1994-10-31 | Atm 통신방식의 메세지길이 계산회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940028200A KR0123231B1 (ko) | 1994-10-31 | 1994-10-31 | Atm 통신방식의 메세지길이 계산회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960016268A true KR960016268A (ko) | 1996-05-22 |
KR0123231B1 KR0123231B1 (ko) | 1997-11-20 |
Family
ID=19396547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940028200A KR0123231B1 (ko) | 1994-10-31 | 1994-10-31 | Atm 통신방식의 메세지길이 계산회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0123231B1 (ko) |
-
1994
- 1994-10-31 KR KR1019940028200A patent/KR0123231B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0123231B1 (ko) | 1997-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2829807B2 (ja) | セル遅延付加回路 | |
KR900012457A (ko) | 데이타 패킷을 타임 슬롯을 전송하는 방법 및 시스템 | |
JP2690713B2 (ja) | Vp−ferfセル生成方法 | |
WO1996039759A1 (en) | Controlling the flow of atm cells in an atm network | |
KR960016268A (ko) | Atm 통신방식의 메세지길이 계산회로 | |
WO1999001009A3 (en) | Processing of signalling messages in atm node | |
KR960016288A (ko) | 비동기셀 적응계층 3/4의 스트림모드회로 | |
WO1997016779A3 (de) | Eingabesicherungs- und transaktionseinheit für digitale informationen und verfahren zur eingabesicherung und für transaktionen von digitalen informationen | |
KR960016287A (ko) | Atm통신방식의 모듈로44를 이용한 카운터회로 | |
JP2830791B2 (ja) | ポインタ処理回路 | |
KR950035219A (ko) | 종합정보통신망과 근거리통신망 간의 망정합을 위한 게이트웨이 구현방법 및 시스템 | |
KR970056352A (ko) | 유사 동기식 디지털 계위상에서 비동기 전달 모드 통신을 위한 에이티엠(atm) 물리계층 처리 장치 | |
KR970068325A (ko) | Atm 어답터의 유토피아(utopia) 송신접속장치 | |
KR970024742A (ko) | 에이티엠(atm) 셀 역다중화 제어장치 | |
KR960016259A (ko) | 비동기셀 적응계층 3/4의 cpcs 송신처리장치 | |
KR960020170A (ko) | Atm통신방식의 aal 5 sar 수신처리장치 | |
KR960020172A (ko) | 비동기셀 적응계층 3/4 송신단의 cpcs 트레일러 처리회로 | |
KR940008314A (ko) | 병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 | |
KR960020169A (ko) | Aal 3/4 수신처리장치 | |
KR960020168A (ko) | 비동기셀 적응계층 3/4 송신단의 fifo 읽기회로 | |
KR940023094A (ko) | 에스.디.에이치(sdh) 기반 병렬 비동기 전달모드(atm) 물리계층 병렬자기 동기 역혼화 회로 | |
KR960016270A (ko) | Atm 통신방식의 aal5 sar 송신처리장치 | |
JP2000041045A (ja) | 空きセル生成回路 | |
KR960016266A (ko) | Atm 통신방식의 sar 수신처리장치 | |
KR960016284A (ko) | 비동기셀 적응계층 3/4의 sar트레일러생성회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090901 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |