KR960014156B1

KR960014156B1 - Circuit for power saving of monitor

Info

Publication number: KR960014156B1
Application number: KR1019930017665A
Authority: KR
Inventors: 정갑연
Original assignee: 엘지전자 주식회사; 이헌조
Priority date: 1993-09-03
Filing date: 1993-09-03
Publication date: 1996-10-14
Also published as: KR950010583A

Abstract

a high voltage control unit(50) which generates a control signal preventing the generation of high output voltage and horizontal output voltage at the monitor by detecting whether the high voltage signal from a high voltage output circuit(5) is above some level and when a signal indicating the absence of synchronization is outputted from a synchronizing signal discriminating unit(7); and an oscillation-preventing unit(60) which prevents generation of the control signal of a horizontal voltage and the high voltage control unit(50).

Description

Power saving and high voltage limit circuit of monitor

제1도는 종래의 모니터 구동회로도.1 is a conventional monitor driving circuit diagram.

제2도는 제1도의 각부 동작신호의 파형도.FIG. 2 is a waveform diagram of an operation signal of each part of FIG.

제3도는 본 발명 모니터의 절전 및 고압제한회로도.Figure 3 is a power saving and high pressure limit circuit diagram of the monitor of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 수평발진부 2 : 정전류원1: horizontal oscillator 2: constant current source

3 : 수평출력전압 발생부 4 : 고압출력전압 발생부3: horizontal output voltage generator 4: high voltage output voltage generator

5 : 고압출력회로 7 : 동기신호판별부5: high voltage output circuit 7: synchronization signal discrimination unit

50 : 고압제어부 60 : 발진차단부50: high pressure control unit 60: oscillation blocking unit

본 발명은 모니터로 공급되는 전원의 절전회로에 관한 것으로, 특히 컴퓨터로부터 모니터에 공급되는 수평, 수직 동기신호의 유무를 판별하여 동기신호가 없을 때 및 필요 이상의 고압발생시 모니터에 대한 전원공급을 차단하여 절전이 이루어지도록 한 모니터의 절전 및 고압제한회로에 관한 것이다.The present invention relates to a power saving circuit of a power supply to a monitor, and in particular, to determine the presence or absence of a horizontal and vertical synchronization signal supplied from a computer to a monitor to cut off the power supply to the monitor when there is no synchronization signal and when a high voltage is generated. The present invention relates to a power saving and high voltage limit circuit of a monitor that enables power saving.

일반적으로 사용되고 있는 모니터 구동회로는 제1도에 도시된 바와 같이, 모니터로 공급되는 수평편향신호를 발생시키기 위한 펄스를 출력하기 위하여, 수평발진부(1)의 출력신호가 저항(R1,R2) 및 콘덴서(C1)로 구성되는 미분회로를 통하여 트랜지스터(Q1)의 베이스에 입력되고, 정전류원(2)에 연결된 상기 트랜지스터(Q1)의 콜렉터가 일측이 접지된 콘덴서(C2), 제너 다이오드(D2) 및 연산증폭기(OP1,OP2)의 비반전단자(+)에 공통접속된다.In general, the monitor driving circuit which is generally used, as shown in Figure 1, in order to output a pulse for generating a horizontal deflection signal supplied to the monitor, the output signal of the horizontal oscillator 1 is a resistor (R1, R2) and A capacitor (C2) and a Zener diode (D2) inputted to the base of the transistor (Q1) through a differential circuit composed of a capacitor (C1), and one side of the collector of the transistor (Q1) connected to the constant current source (2) is grounded. And non-inverting terminals (+) of the operational amplifiers OP1 and OP2.

그리고, 상기 연산증폭기(OP1),(OP2)의 반전단자(-)에는 저항(R3),(R4)를 각기 통해 전원(Vcc1),(Vcc2)이 연결되며, 그 출력단은 각기 편향출력전압 발생부(3)와 고압출력전압 발생부(4)에 각기 입력되는 구조를 갖는다.The inverting terminals (-) of the operational amplifiers OP1 and OP2 are connected to the power sources Vcc1 and Vcc2 through resistors R3 and R4, respectively, and the output terminals thereof generate a deflection output voltage. The input unit 3 and the high voltage output voltage generating unit 4 are respectively input.

이와 같이 구성된 종래의 모니터 구동회로에 대하여 그 동작과 문제점을 제2도의 파형도에 의거하여 상세히 설명하면 다음과 같다.The operation and problems of the conventional monitor driving circuit configured as described above will be described in detail with reference to the waveform diagram of FIG.

먼저, 수평발진부(1)로부터 제2도와 같은 펄스(VA)가 출력되면 이 출력신호는 후단의 콘덴서(C1)와 저항(R2)로 이루어지는 미분회로에 의해 VB와 같은 미분펄스를 출력하게 된다.First, when the pulse VA as shown in FIG. 2 is output from the horizontal oscillator 1, this output signal outputs a differential pulse such as VB by a differential circuit composed of the capacitor C1 and the resistor R2 at the rear stage.

상기 미분동작이 이루어지는 것이 대해서 상세히 설명하면 다음과 같다.If the differential operation is described in detail as follows.

즉, 저항(R1,R2)과 콘덴서(C1)로 이루어지는 미분회로의 동작을 설명하기 위해 저항(R2)에서 트랜지스터(Q1)의 베이스쪽으로 들여다 본 임피던스가 무한대라고 가정하고, 수평발진부(1)의 출력임피던스를 0이라고 가정하면 상기 수평발진부(1)는 이상적인 전압원으로 작용하게 된다.That is, in order to explain the operation of the differential circuit composed of the resistors R1 and R2 and the capacitor C1, it is assumed that the impedance seen from the resistor R2 toward the base of the transistor Q1 is infinite. Assuming an output impedance of 0, the horizontal oscillator 1 acts as an ideal voltage source.

이때, 상기 수평발진부(1)의 출력을 Va라고 하고 저항(R2)의 양단에 나타나는 전압을 Vb라고 하면, 출력전압(Vb)의 주파수 영역에서의 응답은가 되며, Vb(S)의 분모분자에 SC1을 곱하면,가 된다.At this time, if the output of the horizontal oscillator 1 is called Va and the voltage appearing at both ends of the resistor R2 is Vb, the response in the frequency domain of the output voltage Vb is If you multiply the denominator of Vb (S) by SC1, Becomes

여기에서 만일,이 되도록 저항(R1,R2) 및 콘덴서(C1)의 값을 설정한다면 상기 식은가 된다.If here, If the values of the resistors R1 and R2 and the capacitor C1 are set so that Becomes

이 식은 주파수 영역에서 Va신호에 대한 미분에 해당하며 R2C1은 스케일 인자(scale factor)가 된다.This equation corresponds to the derivative for the Va signal in the frequency domain and R2C1 is the scale factor.

이와 같은 과정에 의해 출력된 수평발진부(1)의 출력신호(VA)에 대한 미분신호(VB)는 트랜지스터(Q1)의 베이스에 가해지는데, 상기 트랜지스터(Q1)의 베이스와 에미터에 브레이크 다운(break down) 이상의 역방향 전압이 인가되지 않도록 다이오드(D1)가 역방향 전압의 피크치를 제한하게 된다.The differential signal VB with respect to the output signal VA of the horizontal oscillator 1 output by the above process is applied to the base of the transistor Q1, and breaks down to the base and emitter of the transistor Q1. The diode D1 limits the peak value of the reverse voltage so that no reverse voltage is applied above the break down).

한편, 상기 트랜지스터(Q1)가 입력신호의 상승구간에서 턴온되면 콜렉터에 인가되어 있는 정전류원(2)으로부터의 전류와 콘덴서(C2)에 충전된 전하가 상기 트랜지스터(Q1)로 바이패스됨으로써 연산증폭기(OP1,OP2)의 비반전 단자(+)에 인가되어 있는 전압은 제2도의 VC와 같이 구간(T2)에서 연산증폭기(OP1,OP2)의 반전단자(-)에 인가되어 있는 기준전압(Vcc1,Vcc2)레벨 이하로 떨어지게 된다.On the other hand, when the transistor Q1 is turned on in the rising section of the input signal, the current from the constant current source 2 applied to the collector and the charge charged in the capacitor C2 are bypassed to the transistor Q1, thereby providing an operational amplifier. The voltage applied to the non-inverting terminal (+) of (OP1, OP2) is the reference voltage (Vcc1) applied to the inverting terminal (-) of the operational amplifiers (OP1, OP2) in the section (T2) as shown in VC of FIG. Will fall below the level of Vcc2).

이때에는 연산증폭기(OP1,OP2)의 출력전압은 제2도의 VD에서와 같이 그 값이 로우로 떨어지게 된다.At this time, the output voltages of the operational amplifiers OP1 and OP2 fall low as in VD of FIG.

콘덴서(C1)와 그 양단에 있는 저항(R1,R2)요소와의 결합에 의해 결정되는 시정수에 따라 상기 트랜지스터(Q1)의 베이스에 인가되는 미분신호(VB)전압이 상기 트랜지스터(Q1)의 문턱전압 이하로 내려가면 상기 트랜지스터(Q1)가 턴오프된다.The differential signal VB voltage applied to the base of the transistor Q1 depends on the time constant determined by the coupling between the capacitor C1 and the resistors R1 and R2 at both ends thereof. When the voltage falls below the threshold voltage, the transistor Q1 is turned off.

이때에는 정전류원(2)의 전류가 콘덴서(C2)로 충전되어 연산증폭기(OP1,OP2)의 비반전단자(+)로 인가되는 전압이 제2도의 VC와 같이 서서히 증가한다.At this time, the current of the constant current source 2 is charged to the capacitor C2, and the voltage applied to the non-inverting terminal (+) of the operational amplifiers OP1 and OP2 gradually increases as shown in VC of FIG.

이때, 연산증폭기(OP1,OP2)의 입력 임프던스와 상기 트랜지스터(Q1)의 출력임피던스를 무한대로 가정하고 상기 정전류원(2)의 출력전류를 I라고 하면, 시간(t)에 따른 연산증폭기(OP1,OP2)의 입력단 전압은 Vc(t)=It/C2-Vc(O)1…(1)가 되며, 여기에서 Vc(O)는 t=0일 때 상기 콘덴서(C2)의 양단 전압이며 구간(T2)의 끝에서 t=0으로 설정된다.In this case, assuming that the input impedances of the operational amplifiers OP1 and OP2 and the output impedance of the transistor Q1 are infinite, and the output current of the constant current source 2 is I, the operational amplifier according to the time t The input terminal voltage of OP1, OP2) is Vc (t) = It / C2-Vc (O) 1. Where Vc (O) is the voltage at both ends of the capacitor C2 when t = 0 and t = 0 at the end of the period T2.

그런데, 상기에서 연산증폭기(OP1,OP2)의 입력 임피던스는 매우 높고 트랜지스터(Q1)가 오프된 상태에서 그 출력 임피던스는 매우 높으므로 상기 (1)식은 실제 값에 매우 근사하게 된다.However, since the input impedances of the operational amplifiers OP1 and OP2 are very high and the output impedance is very high in the state where the transistor Q1 is turned off, Equation (1) is very close to the actual value.

즉, 연산증폭기(OP1)의 비반전 단자(+)의 전압은 제2도의 VC에서 도시한 바와 같이 시간(t)에 따라 선형적으로 변하게 되며, 그 기울기는 I/C2가 된다.That is, the voltage of the non-inverting terminal + of the operational amplifier OP1 is changed linearly with time t as shown in VC of FIG. 2, and the slope becomes I / C2.

이렇게 선형적으로 변하는 전압(Vc)이 연산증폭기(OP1)의 반전단자(-)에 인가되어 있는 연산증폭기준전압(Vcc1,Vcc2)보다 크게 되면, 상기 연산증폭기(OP1,OP2)의 출력은 제2도의 VD와 같이 하이의 신호를 출력하게 되고 이 신호는 수평출력전압발생부(3)와 고압출력전압발생부(4)로 입력되어 모니터의 구동에 필요한 전원을 발생시키게 된다.When the linearly varying voltage Vc is greater than the operational amplifier reference voltages Vcc1 and Vcc2 applied to the inverting terminal (−) of the operational amplifier OP1, the outputs of the operational amplifiers OP1 and OP2 are set to zero. As shown in the VD of 2 degrees, a high signal is output, and this signal is input to the horizontal output voltage generator 3 and the high voltage output voltage generator 4 to generate power for driving the monitor.

그러나, 이러한 회로는 동기신호의 유무에 관계없이, 즉 사용자가 피씨를 사용하지 않고 모니터만을 파워온시켰을 경우나 동기신호부의 고장으로 인하여 동기신호가 발생되지 않을 때에도 편향 및 고압회로가 계속 동작하게 되어 많은 전력을 낭비하게 된다.However, such a circuit continues to operate the deflection and high voltage circuits regardless of the presence or absence of a synchronization signal, i.e., when the user only powers on the monitor without using the PC or when the synchronization signal is not generated due to a failure of the synchronization signal unit. It wastes a lot of power.

이에 따라 본 발명의 목적은 상기와 같은 종래의 모니터 구동회로에 따르는 결함을 해결하기 위하여, 모니터가 컴퓨터에 연결되지 않거나 동기신호회로가 고장이 났을 경우 편향 및 고압출력회로와 수직출력회로를 차단하여 절전효과를 내고 고압이 많이 상승하는 것을 방지하는 모니터의 절전 및 고압제한회로를 제공하는데 있다.Accordingly, an object of the present invention is to block the deflection and high-voltage output circuit and vertical output circuit when the monitor is not connected to the computer or the synchronization signal circuit is broken in order to solve the defect caused by the conventional monitor driving circuit as described above. The present invention provides a power saving and high pressure limiting circuit of a monitor that produces a power saving effect and prevents a high voltage increase.

제3도는 본 발명에 따른 모니터의 절전 및 고압제한회로에 대한 구성도로서, (a)부분은 제1도의 기존 모니터 구동회로와 완전히 동일한 구조를 갖는다.3 is a configuration diagram of a power saving and high voltage limit circuit of the monitor according to the present invention, and part (a) has the same structure as the conventional monitor driving circuit of FIG.

그러나, 본 발명에서는 모니터에 일정 레벨 이상의 고압이 발생하거나 동기신호가 발생되지 않을 때 모니터에 대한 고압출력을 차단하기 위한 회로를 제1도의 회로에 결합한다.However, in the present invention, a circuit for cutting off the high voltage output to the monitor when a high voltage or higher than a predetermined level is generated in the monitor is coupled to the circuit of FIG.

본 발명에 따른 회로에 대하여 그 구성을 설명하면 다음과 같다.The configuration of the circuit according to the present invention is as follows.

먼저, 고압출력회로(5)로부터 출력되는 고압신호가 일정 레벨 이상일 때 이를 감지하여, 이때 또는 동기신호가 모니터로 공급되는지의 여부를 판별하는 동기신호판별부(7)에서 동기신호가 없는 것으로 판별된 신호가 출력될 때 종래 모니터 구동회로의 스위칭 트랜지스터(Q1)가 포화상태에 이르도록 제어신호를 가하는 고압 제어부(50)와, 상기 고압신호가 일정레벨 이상인가를 감지할 때 또는 상기 동기신호판별부(7)에서 동기신호가 없는 것으로 판별된 신호가 출력될 때 종래의 모니터 구동회로의 연산증폭기(OP1,OP2)의 입력단자전압을 차단하여 기생발진을 제거하는 발진차단부(60)로 구성된다.First, it detects when the high voltage signal output from the high voltage output circuit 5 is above a predetermined level, and determines that there is no synchronization signal at the synchronization signal discrimination unit 7 for determining whether or not the synchronization signal is supplied to the monitor. And a high voltage controller 50 for applying a control signal so that the switching transistor Q1 of the conventional monitor driving circuit reaches a saturation state when the output signal is output, and when detecting whether the high voltage signal is above a predetermined level or the synchronization signal discrimination. An oscillation cut-off unit 60 for removing parasitic oscillation by cutting off the input terminal voltages of the operational amplifiers OP1 and OP2 of the conventional monitor driving circuit when the signal determined to be absent from the synchronization signal is output from the unit 7. do.

한편, 상기 고압 제어부(50)는 고압출력회로(5)의 출력이 저항(R3,R4)에서 분압되고, 그 공통 접속점이 버퍼(OP3)의 비반전단자(+)에 연결되며, 상기 버퍼(OP3)의 출력단이 제너 다이오드(D3)를 통해 실리콘제어정류기(SCR1)의 트리거 입력단에 연결된다.On the other hand, in the high voltage controller 50, the output of the high voltage output circuit 5 is divided by the resistors R3 and R4, and a common connection point thereof is connected to the non-inverting terminal (+) of the buffer OP3, and the buffer ( The output terminal of OP3) is connected to the trigger input terminal of the silicon controlled rectifier SCR1 through the zener diode D3.

상기 실리콘제어정류기(SCR1)의 턴온에 의해 저항(R7,R8)에 분압된 전압 및 동기신호판별부(7)의 출력신호는 저항(R9)을 통하여 트랜지스터(Q3)의 베이스에 인가되고, 상기 트랜지스터(Q3)의 콜렉터 전류에 의해 제어되는 트랜지스터(Q2)는 그 에미터에 전원(Vcc3)이 연결되고 그 콜렉터가 상기 제3도(a)부의 스위칭 트랜지스터(Q1)의 베이스에 연결되도록 구성됨과 아울러 상기 트랜지스터(Q2)의 베이스측 접속점에 수직사이즈회로(9)가 저항(R13) 및 다이오드(D6)를 통해 접속된다.The voltage divided by the resistors R7 and R8 by the turn-on of the silicon controlled rectifier SCR1 and the output signal of the synchronization signal discriminator 7 are applied to the base of the transistor Q3 through the resistor R9. The transistor Q2 controlled by the collector current of the transistor Q3 is configured such that the power supply Vcc3 is connected to the emitter and the collector is connected to the base of the switching transistor Q1 of FIG. In addition, the vertical size circuit 9 is connected to the base side connection point of the transistor Q2 through the resistor R13 and the diode D6.

한편, 발진차단부(60)는 상기 저항(R7,R8)의 접속점 전압 및 동기신호판별부(7)로부터의 출력이 트랜지스터(Q4,Q5)에 입력되고, 상기 트랜지스터(Q4,Q5)의 에미터는 접지되며, 그 콜렉터는 상기 제3도(a)부의 연산증폭기(OP1,OP2)의 반전단자(-)에 각기 연결되어 구성된 것으로, 도면의 설명중 미설명부호 D7은 다이오드이다.On the other hand, in the oscillation blocking unit 60, the connection point voltages of the resistors R7 and R8 and the output from the synchronization signal discriminating unit 7 are input to the transistors Q4 and Q5, and the emitters of the transistors Q4 and Q5 are applied. The ground is grounded, and the collector is connected to the inverting terminals (-) of the operational amplifiers OP1 and OP2 of FIG. 3 (a), and the reference numeral D7 in the description of the drawings is a diode.

상기와 같이 구성된 본 발명의 모니터의 절전 및 고압제한회로에 대하여 그 작용과 효과를 상세히 설명하면 다음과 같다.The operation and effects of the power-saving and high-pressure limiting circuit of the monitor of the present invention configured as described above are described in detail.

먼저, 고압출력회로(5)에서 출력되는 고압이 일정치 이상 증가하여 버퍼(OP3)의 출력전압이 제너 다이오드(D3)의 제너 전압 이상이 되면 상기 제너 다이오드(D3)가 도통하여 실리콘제어정류기(SCR1)의 게이트에 트리거 신호를 인가함으로써 전원(Vcc3)이 저항(R6∼R8)에 분압되어 트랜지스터(Q3)를 턴온시키게 된다.First, when the high voltage output from the high voltage output circuit 5 increases by a predetermined value or more, and the output voltage of the buffer OP3 becomes equal to or higher than the zener voltage of the zener diode D3, the zener diode D3 conducts and the silicon controlled rectifier ( By applying the trigger signal to the gate of SCR1, the power supply Vcc3 is divided by the resistors R6 to R8 to turn on the transistor Q3.

상기 트랜지스터(Q3)가 턴온되면 그의 제어를 받는 트랜지스터(Q2)도 턴온되어 상기 전원(Vcc3)이 제2도(a)부의 트랜지스터(Q1)의 베이스에 가해지는데, 베이스에 인가되는 전압이 콜렉터 전압보다 높아짐으로써 트랜지스터(Q1)는 포화상태가 되어 그 콜렉터와 에미터간의 전압이 제로로 떨어진다.When the transistor Q3 is turned on, the transistor Q2 under its control is also turned on so that the power supply Vcc3 is applied to the base of the transistor Q1 of the second part (a), and the voltage applied to the base is the collector voltage. By higher, transistor Q1 is saturated and the voltage between its collector and emitter drops to zero.

그러므로 연산증폭기(OP1,OP2)의 출력이 로우로 떨어져 수평출력전압발생부(3), 고압출력전압발생부(4)의 동작을 중지시킴으로써 고압이 높아지는 것과 소비전력이 증가됨을 차단시킨다.Therefore, the outputs of the operational amplifiers OP1 and OP2 fall low to stop the operation of the horizontal output voltage generator 3 and the high voltage output voltage generator 4 to block the increase in the high voltage and the increase in power consumption.

또한 이때 상기 트랜지스터(Q3)의 도통에 의해 수직사이즈회로(9)가 차단되어 고출력회로가 동작하지 않게 된다.At this time, the vertical size circuit 9 is blocked by the conduction of the transistor Q3, so that the high output circuit does not operate.

또한, 이때 상기 연산증폭기(OP1,OP2)의 비반전단자(+)에 인가되는 전압에 비하여 반전단자(-)에 인가되는 전압의 하강속도가 더 느리므로 기생 발진에 의해 상기 수평 및 고압출력전압발생부(3,4)에 손상을 입히게 되므로 이를 방지하기 위해 상기 저항(R7,R8)의 접속점 전압에 의해 트랜지스터(Q4,Q5)를 동시에 도통시켜 연산증폭기(OP1,OP2)의 반전단자(-,-)를 접지전위로 낮춰준다.In addition, since the falling speed of the voltage applied to the inverting terminal (-) is slower than the voltage applied to the non-inverting terminal (+) of the operational amplifier (OP1, OP2), the horizontal and high voltage output voltage by parasitic oscillation Since the generators 3 and 4 are damaged, the transistors Q4 and Q5 are simultaneously connected to each other by the connection point voltages of the resistors R7 and R8 so as to prevent the inversion terminals of the operational amplifiers OP1 and OP2. Lower (-) to ground potential.

한편, 모니터에 컴퓨터가 연결되지 않을 경우, 동기신호판별부(7)로부터 일정 레벨의 직류전압이 출력되어 트랜지스터(Q2∼Q5)를 턴온시킴으로써 상기와 같은 작용에 의해 수평 및 고압출력전압발생부(3,4)를 차단함으로써 고압출력회로가 동작되지 않게 되어 절전효과가 크게 된다.On the other hand, when the computer is not connected to the monitor, a constant level DC voltage is output from the synchronization signal discrimination unit 7 and the transistors Q2 to Q5 are turned on so that the horizontal and high voltage output voltage generators ( By shutting off 3,4), the high-voltage output circuit is not operated and the power saving effect is greatly increased.

따라서, 모니터가 컴퓨터에 연결되지 않거나 동기신호회로가 고장이 났을 경우, 편향 및 고압출력회로와 수직출력회로를 차단하여 절전효과를 내고 고압이 많이 상승하는 것을 방지하게 된다.Therefore, when the monitor is not connected to the computer or the synchronization signal circuit is broken, the deflection and the high voltage output circuit and the vertical output circuit are cut off to save power and prevent high voltage from increasing.

이상에서와 같이 본 발명은 모니터에서의 불필요한 전력낭비를 방지하는 효과를 준다.As described above, the present invention provides an effect of preventing unnecessary power waste in the monitor.

Claims

Generation of a horizontal output voltage to the monitor by detecting whether the high voltage signal output from the high voltage output circuit 5 is above a predetermined level, or when a signal is determined to be absent by the synchronization signal discrimination unit 7 at this time. And a high voltage controller 50 for generating a control signal for blocking the generation of the high voltage output voltage, and when the high voltage signal is detected to be above a predetermined level or the synchronization signal discriminating unit 7 determines that there is no synchronization signal. The power saving and high voltage limiting circuit of the monitor, characterized in that the oscillation blocking unit 60 is configured to control not to generate a signal for controlling the generation of the horizontal output voltage and high voltage output voltage when the signal is output.

According to claim 1, wherein the high voltage controller 50, the output of the high voltage output circuit 5 is divided in the resistors (R3, R4), its common connection point is connected to the non-inverting terminal (+) of the buffer (OP3) The output terminal of the buffer OP3 is connected to the trigger input terminal of the silicon controlled rectifier SCR1 through the zener diode D3 and divided by the resistors R7 and R8 by turning on the silicon controlled rectifier SCR1. And the output of the synchronous signal discrimination unit 7 is applied to the base of the transistor Q3 through the resistor R9, and the transistor Q2 controlled by the collector current of the transistor Q3 is supplied to its emitter. Vcc3) is connected and its collector is connected to the output terminal of the horizontal oscillation unit (1), characterized in that the power saving and high pressure limit circuit of the monitor.

According to claim 1, wherein the oscillation blocking unit 60 is a predetermined level or more of the high voltage control unit 50, the output of the high voltage detection and the synchronization signal discrimination unit 7 is input to the base of the transistors (Q4, Q5), Emitters of transistors (Q4, Q5) are grounded, the collector of the power saving and high voltage limit circuit, characterized in that the collector is connected to the control output terminal for the horizontal, high-voltage output voltage generator (3, 4).