Claims (4)
전자기기의 내부에 구성되면 전자기기나 주변기기의 동작을 제어하기 위한 리드, 라이트, 어드레스, 데이타 신호를 출력하는 마이크로 프로세서(100)와 상기 마이크로 프로세서(100)의 리드, 라이트, 어드레스, 데이타 신호로 동작하는 다수의 주변기기(300)를 내장하는 전자기기 시스템에 있어서, 전송하고자 하는 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하고, 상기 완충증폭된 리드, 라이트, 어드레스, 데이타 신호를 무선로 전송(광전송)하며, 상기 무선로 전송된 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하여 주변기기에 인가하되, 상기 완충증폭동작이 마이크로 프로세서로부터 출력되는 리드, 라이트, 어드레스 신호를 기초로 생성된 인에이블 신호에 의하여 인에이블되도록 하는 데이타 전송회로(400)를 포함하여 구성되어짐을 특징으로 하는 절연에 의한 데이타 전송회로.When configured inside the electronic device, the microprocessor 100 outputs read, write, address, and data signals for controlling the operation of the electronic device or peripheral devices, and the read, write, address, and data signals of the microprocessor 100. In an electronic device system incorporating a plurality of peripheral devices 300 operating, buffer and amplify read, write, address, and data signals to be transmitted, and wirelessly transmit the buffered amplified read, write, address, and data signals. Optical transmission), and amplify the wirelessly transmitted read, write, address, and data signals to a peripheral device, wherein the buffer amplification operation is performed based on the read, write, and address signals output from a microprocessor. It characterized in that it is configured to include a data transmission circuit 400 to be enabled by Isolated data transfer circuit according to that.
제1항에 있어서, 데이타 전송회로(400)는 전송하고자하는 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하는 버퍼(410)(420)(430)(440)(450)와, 상기 완충증폭된 리드, 라이트, 어드레스, 데이타 신호를 무선 전송(광전송)하는 포토 카플러(PC)와, 상기 무선 전송된 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하여 주변기기(300)에 인가하는 버퍼(460)(470)(480)(490)와, 마이크로 프로세서(100)로부터 출력되는 리드, 라이트, 어드레스, 데이타 신호를 해독한 어드레스 디코우더(600)의 출력을 조합하는 오아 게이트(G1)(G2)와, 상기 조합된 인에이블 신호를 상기 버퍼(420)(460)에 무선 전송하는 포토 카플러(PC1)(PC2)로 구성되어짐을 특징으로 하는 절연에 의한 데이타 전송회로.The data transmission circuit 400 includes buffers 410, 420, 430, 440, and 450 for buffering the read, write, address, and data signals to be transmitted. Photo coupler (PC) for wireless transmission (optical transmission) of read, write, address and data signals, and buffer 460 for buffering and amplifying the wirelessly transmitted read, write, address and data signals to peripheral device 300 ( 470, 480, 490 and the OR gate G 1 (G 2 ) combining the outputs of the address decoder 600 obtained by reading the read, write, address, and data signals output from the microprocessor 100. And a photo coupler (PC 1 ) (PC 2 ) for wirelessly transmitting the combined enable signal to the buffer (420) (460).
제1항에 있어서, 리드, 라이트, 어드레스, 데이타 신호를 기초로 마이크로 프로세서에 시간지연 제어신호를 생성하여 출력하도록 하는 마이크로 프로세서(100)의 어드레스 신호를 해독하여 마이크로 프로세서(100)에서 제어하고자 하는 주변기기의 지정여부를 판단하는 어드레스 디코우더(600)와, 상기 버퍼(490)의 리드, 라이트 신호를 논리합한 후 반전한 오아 게이트(G4)의 출력과 상기 어드레스 디코우더(600)의 출력을 조합하여 반전시키는 오아 게이트(G3)와, 상기 오아 게이트(G3)의 출력을 기초로 마이크로 프로세서(100)에 시간지연 제어신호를 출력하는 시간지연 제어신호 발생부(450)를 포함하여 구성되어짐을 특징으로 하는 절연에 의한 데이타 전송회로.The microprocessor 100 of claim 1, wherein the microprocessor 100 controls the microprocessor 100 by decoding an address signal of the microprocessor 100 that generates and outputs a time delay control signal to the microprocessor based on the read, write, address, and data signals. The address decoder 600 for determining whether to designate a peripheral device, the output of the OR gate G 4 inverted after the OR of the read and write signals of the buffer 490 and the address decoder 600 are inverted. An oar gate G 3 for combining and inverting outputs, and a time delay control signal generator 450 for outputting a time delay control signal to the microprocessor 100 based on the output of the oar gate G 3 . Data transmission circuit by insulation, characterized in that the configuration.
제3항에 있어서, 어드레스 디코우더(600)는 마이크로 프로세서(100)가 각종 데이타를 무선 전송(광전송)하기 위한 어드레스 신호가 송출되면 "로우" 레벨을, 유선전송하기 위한 어드레스 신호가 송출되면 "하이" 레벨을 오아 게이트(G1)(G2)(G3)의 입력단자에 출력하도록 함을 특징으로 하는 절연에 의한 데이타 전송회로.The address decoder 600 of claim 3, when the microprocessor 100 transmits an address signal for wireless transmission (optical transmission) of various kinds of data, the address decoder 600 outputs a "low" level. A data transmission circuit with insulation, characterized by outputting a "high" level to an input terminal of a gate G 1 (G 2 ) (G 3 ).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.