Claims (5)
절연층상에 형성되는 반도체장치에 있어서, 상기 절연층상에 형성된 활성영역을 포함하는 반도체층과, 상기 반도체층의 활성영역에 제1도전형의 채널영역을 규정하도록 소정의 간격을 구별하여 형성된 제1도전형의 1쌍의 소스/드레인 영역과, 상기 채널영역상에 형서된 게이트 전극과, 상기 한편의 소스/드레인 영역에 전기적으로 접촉된 비트선과, 상기 다른편의 소스/드레인 영역에 전기적으로 접촉된 커패시터와, 상기 활성영역의 상부표면상의 소정 영역에 전기적으로 접촉되어 상기 채널 영역의 전위를 고정하기 위한 전위 고정용 배선층과를 구비한 반도체장치.A semiconductor device formed on an insulating layer, comprising: a semiconductor layer including an active region formed on the insulating layer and a first gap formed by distinguishing a predetermined interval so as to define a channel region of a first conductivity type in an active region of the semiconductor layer A pair of conductive source / drain regions, a gate electrode formed on the channel region, a bit line in electrical contact with the one source / drain region, and an electrical contact with the other source / drain region And a capacitor, and a potential fixing wiring layer electrically contacting a predetermined region on an upper surface of the active region to fix the potential of the channel region.
제1항에 있어서, 상기 전위 고정용 배선층이 접속되는 영역은 상기 채널영역과 상기 한편이 소스/드레인 영역과의 양편에 인접하도록 상기 활성영역에 활성된 제1도 전형의 불순물 영역을 포함하는 반도체장치.The semiconductor device of claim 1, wherein the region to which the potential fixing wiring layer is connected comprises a first conductive type impurity region activated in the active region such that the channel region and the one side are adjacent to both sides of the source / drain region. Device.
제1항 또는 제2항의 어느 것에 있어서, 상기 반도체층의 활성영역은 평면적으로 봐서 +문자형상을 가지고 있는 반도체.The semiconductor according to any one of claims 1 to 3, wherein the active region of the semiconductor layer has a + character shape in plan view.
제1항 또는 제2항의 어느것에 있어서, 상기 반도체층의 활성영역은 평면적으로 봐서 능형형상을 가지고 있는 반도체장치.The semiconductor device according to claim 1, wherein the active region of the semiconductor layer has a ridge in plan view.
절연층상에 소정 형상을 가지는 활성영역을 포함하는 반도체층을 형성하는 공정과, 상기 활성영역상의 소정 영역에 게이트 전극을 형성하는 공정과, 상기 게이트 전극하에 제1도전형의 채널영역을 형성하도록 상기 활성영역에 소정의 간격을 구별하여 제2도전형의 1쌍의 소스/드레인 영역을 형성하는 공정과, 상기 활성영역에 상기 한편의 소스/드레인 영역과 상기 채널영역과에 인접하도록 제1도전형의 불순물 영역을 형성하는 공정과, 상기 한편의 소스/드레인 영역에 전기적으로 접촉하도록 비트선을 형성하는 공정과, 상기 불순물 영역의 상표면에 전기적으로 접촉하도록 상기 채널영역의 전위를 고정하기 위한 전위 고정용 배선층을 형성하는 공정과, 상기 다른편의 소스/드레인 영역에 전기적으로 접촉하도록 커패시터를 형성하는 공정과를 구비한 반도체장치의 제조방법.Forming a semiconductor layer including an active region having a predetermined shape on the insulating layer, forming a gate electrode in a predetermined region on the active region, and forming a first conductive channel region under the gate electrode; Forming a pair of source / drain regions of the second conductive type by distinguishing predetermined intervals from the active region; and forming a pair of source / drain regions of the second conductive type so as to be adjacent to the one source / drain region and the channel region in the active region. A step of forming an impurity region of the semiconductor layer, a step of forming a bit line in electrical contact with the one source / drain region, and a potential for fixing the potential of the channel region in electrical contact with the brand surface of the impurity region Forming a fixing wiring layer, and forming a capacitor in electrical contact with the other source / drain region. A method of manufacturing a semiconductor device.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.