KR960007539B1 - Horizontal output circuit of monitor - Google Patents
Horizontal output circuit of monitor Download PDFInfo
- Publication number
- KR960007539B1 KR960007539B1 KR1019930018177A KR930018177A KR960007539B1 KR 960007539 B1 KR960007539 B1 KR 960007539B1 KR 1019930018177 A KR1019930018177 A KR 1019930018177A KR 930018177 A KR930018177 A KR 930018177A KR 960007539 B1 KR960007539 B1 KR 960007539B1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- field effect
- effect transistor
- voltage
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Abstract
Description
제1도는 종래의 모니터의 수평출력 회로도.1 is a horizontal output circuit diagram of a conventional monitor.
제2도는 이 발명에 따른 모니터의 수평출력 회로도.2 is a horizontal output circuit diagram of a monitor according to the present invention.
제3도는 상기 제2도의 각 부의 동작 상태를 나타낸 파형도이다.FIG. 3 is a waveform diagram showing an operating state of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 수평발진부 30 : 광커플러10: horizontal oscillation unit 30: optocoupler
20,40 : 전계효과 트랜지스터 구동 IC C1~C5 : 콘덴서20,40: Field effect transistor driving IC C1 ~ C5: Capacitor
R1 ; 저항 D1~D4 : 다이오드R1; Resistance D1 ~ D4: Diode
L1 : 수평편향코일 L2 : 수평편향요크L1: Horizontal deflection coil L2: Horizontal deflection yoke
L3 : 수평직선성 보정코일 FET1, FET2 : 전계효과 트랜지스터L3: Horizontal linearity correction coil FET1, FET2: Field effect transistor
이 발명은 모니터의 수평출력회로에 관한 것으로, 더욱 상세하게는 2개의 전계효과 트랜지스터(Fideld Eddect Transistor; 이하, FET라 칭함.)를 직렬로 사용하여 대용량의 전류 및 전압에 적합하도록 한 모니터의 수평출력회로에 관한 것이다The present invention relates to a horizontal output circuit of a monitor. More specifically, the monitor horizontally uses two Field Effect Transistors (hereinafter referred to as FETs) in series so as to be suitable for a large current and voltage. Relates to an output circuit
일반적으로 모니터의 행상도가 증가(예를들어, 2000픽셀X2000라인)함에 따라 수평 주파수가 증가(120kHz 이상)함으로써 수평출력 회로의 디바이스도 대용량의 전류 및 높은 전압과 빠른 상승/하강 타임이 요구되고 있다.In general, the horizontal frequency increases (120 kHz or more) as the resolution of the monitor increases (e.g. 2000 pixels X 2000 lines), so that devices in horizontal output circuits also require large currents, high voltages, and fast rise / fall times. have.
제1도는 종래이 모니터의 수평출력 회로도이다.1 is a horizontal output circuit diagram of a conventional monitor.
제1도에서, 수평 발진부(10)의 출력 파형은 수평 드라이브 트랜지스터(FET1)에 인가되어 여진 증폭된 후,수평출력트랜스(T1)를 통하여 수평출력 트랜지스터(Q1)의 베이스에 인가된다.In FIG. 1, the output waveform of the horizontal oscillator 10 is applied to the horizontal drive transistor FET1 and excited and then applied to the base of the horizontal output transistor Q1 through the horizontal output transistor T1.
그리고, 상기 수평출력 트랜지스터(Q1)의 온/오프에 의해서 트래지스터(Q1)의 콜렉터에는 전압 및 전류가 흐른다. 이때의 전류 및 전압은 트래지스터(Q1)의 스펙내에서 사용하여야 한다.In addition, voltage and current flow through the collector of the transistor Q1 by turning the horizontal output transistor Q1 on and off. The current and voltage at this time should be used within the specifications of transistor Q1.
그리고, 상기 콜렉터에 흐르는 전압과 전류가 수평편향요크(L2)에 인가되므로써 모니터의 화면에 왼쪽에서 오른쪽을 주사선이 형성된다.Then, the voltage and current flowing through the collector are applied to the horizontal deflection yoke L2 to form scanning lines from left to right on the screen of the monitor.
이때, CRT면이 곡면으로 되어 있고, 전자총으로부터 화면까지의 거리가 다르므로 화면의 직선성을 보정하기 위해 직선성 보정코일(L3) 및 S- 보정 콘덴서(C2)를 사용한다.At this time, since the CRT surface is curved and the distance from the electron gun to the screen is different, the linearity correction coil L3 and the S-correction capacitor C2 are used to correct the linearity of the screen.
그리고, 상기 제1도에서 미언급된 R1은 부하 저항이고, L1은 수평편향 코일이고, C1은 공진 콘데서이고, D1은 댐핑 다이오드이다.R1, which is not mentioned in FIG. 1, is a load resistor, L1 is a horizontal deflection coil, C1 is a resonant capacitor, and D1 is a damping diode.
한편, 의료 기기와 같은 초고해상도(예를들어, 20A, 2000V)의 수평출력회로를 설계하려면 대전압, 대전류 및 고속의 스위칭 타임을 갖는 디바이스가 필요하다.On the other hand, to design ultra-high resolution (e.g., 20A, 2000V) horizontal output circuits such as medical devices, devices with high voltage, high current, and high switching time are required.
따라서, 상기 수평출력 크랜지스터(Q1)의 스팩을 높여주어야 하나 상기 수평출력 트랜지스터(Q2)는 15A, 1500V가 최고의 스펙이므로, 20A, 2000V이상의 출력회로를 구성하지 못하는 문제점이 있었다.Therefore, although the specification of the horizontal output transistor Q1 should be increased, the horizontal output transistor Q2 has a problem of failing to construct an output circuit of 20A, 2000V or more because 15A and 1500V are the best specifications.
그리고, 상기 트랜지스터(Q1)는 전류에 의해 제어되므로 트래지스터(Q1)의 베이스에 대전류를 공급해야하는 어려움이 있으며, 또한, 상기 트랜지스터(Q1)는 스위칭 타임이 느리므로 빠른 상승/하강 타임이 요구되는 회로에서는 적절하지 못하였다.In addition, since the transistor Q1 is controlled by a current, there is a difficulty in supplying a large current to the base of the transistor Q1. Also, since the transistor Q1 has a slow switching time, a fast rise / fall time is required. It was not appropriate in the circuit.
이 발명은 이러한 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 전압에 의해 제거되며 스위칭 타임이 빠른 FET를 몇 개 직렬로 연결하여 수평출력 회로를 구성함으로써, 대용량의 전류와 높은 전압 및 빠른 상승/하강 타임이 요구되는 초고해상도 모니터에 적합하도록 한 모니터의 수평출력회로를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object of the present invention is to form a horizontal output circuit by connecting several FETs in series, which are eliminated by voltage and have a fast switching time, so that a large amount of current and a high voltage and a rapid rise / The present invention provides a horizontal output circuit of a monitor that is suitable for an ultra high resolution monitor requiring a fall time.
상기와 같은 목적을 달성하기 위한 이 발명에 따른 모니터의 수평출력회로의 특징은, 발진기에 의해 펄스파를 만들어 출력하는 수평발진부와, 게이트단이 상기 수평 발진부의 출력단에 연결되고 소오스단은 접지되어 상기 수평 발진부의 출력 파형에 따라 온/오프되는 제1FET와, 상기 수평 발진부의 출력단에 연결되어 수평 발진부의 출력 파형을 2차측으로 유지시키는 광 커플러와, 게이트간은 상기 광 커플러의 2차측에 연결되고 소오스단은 상기 제1FET의 드레인단과 연결되고 드레인단은 수평편향요크에 연결되어 상기 광 커플러의 2차측에 유기된 전압과 상기 제1FET의 드레인단에 걸린 전압의 합성 전압에 의해 온/오프되어 편향요크에 전압을 공급하는 제2FET로 이루어지는 점에 잇다.The horizontal output circuit of the monitor according to the present invention for achieving the above object is a horizontal oscillator for generating and outputting a pulse wave by the oscillator, the gate end is connected to the output terminal of the horizontal oscillator and the source end is grounded A first FET which is turned on / off according to the output waveform of the horizontal oscillator, an optical coupler connected to an output terminal of the horizontal oscillator to maintain the output waveform of the horizontal oscillator on the secondary side, and a gate is connected to the secondary side of the optical coupler The source terminal is connected to the drain terminal of the first FET, and the drain terminal is connected to the horizontal deflection yoke to be turned on / off by the combined voltage of the voltage induced on the secondary side of the optocoupler and the voltage applied to the drain terminal of the first FET. It consists of a second FET which supplies a voltage to the deflection yoke.
이하, 이 발명에 따른 모니터의 수평출력회로의 바람직한 일시시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, a preferred temporary example of a horizontal output circuit of a monitor according to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 이 발명에 따른 모니터의 수평출력 회로도이다.2 is a horizontal output circuit diagram of a monitor according to the present invention.
제2도에서, 수평 발진부(10)의 출력단에는 제1FET(FET1)를 온/오프시키는 제1FET 구동 IC(20)가 연결됨과 동시에 광커플러(Opto Coupler)(30)를 통해 제2FET(FET2)를 온/오프 시키는 제2 FET 구동 IC(40)가 연결된다.In FIG. 2, a first FET driving IC 20 for turning on / off a first FET 1 is connected to an output terminal of the horizontal oscillator 10 and at the same time, a second FET 2 is connected through an optocoupler 30. The second FET driving IC 40 to turn on / off is connected.
이때, 상기 광커플러(30)는 발광부(31)와 수광부(32)로 구분되며, 발광부(31)는 상기 수평발진부(10)의 출력신호와 기준전압을 비교하여 증폭출력하는 제1증폭부(OP1)와 발광다이오드(LED1)로 구성된다. 또한, 수광부(32)는 상기 발광다이오드(LED1)의 발광에 따라 온/오프되는 수광다이오드(LED2)와 상기 수광 다이오드(LED2)와 동작에 따라 인가되는 전압을 증폭하는 제2증폭기(OP2)와, 상기 제2증폭기(OP2)에 연결된 제3FET 및 제4FET로 구성된다.In this case, the optocoupler 30 is divided into a light emitting unit 31 and a light receiving unit 32. The light emitting unit 31 compares an output signal of the horizontal oscillator 10 with a reference voltage to amplify and output the first amplification. It consists of a part OP1 and a light emitting diode LED1. In addition, the light receiving unit 32 may include a second amplifier OP2 that amplifies a voltage applied according to an operation of the light receiving diode LED2 and the light receiving diode LED2 that are turned on / off according to the light emission of the light emitting diode LED1. And a third FET and a fourth FET connected to the second amplifier OP2.
이때, 상기 제3FET의 소오스단과 제4FET의 드레인단이 서로 연결되고 그 연결점을 통해 제2FET 구동 IC(40)에 출력신호가 전달된다.At this time, the source terminal of the third FET and the drain terminal of the fourth FET are connected to each other, and an output signal is transmitted to the second FET driving IC 40 through the connection point.
이때, 상기 제1 및 제2FET 구동 IC(20,40)는 인가되는 전원에 증폭 및 버퍼의 역할을 한다.In this case, the first and second FET driving ICs 20 and 40 serve as amplification and buffers to the applied power.
그리고, 상기 광커플러(30)의 수광부와 전원(12V)단 사이에는 광커플러(30)의 수광부 전압을 소정 전압으로 유지시키기 위하여 저항(R1)과 제너 다이오드(D1) 및 다이오드(D2)가 연결된다In addition, a resistor R1, a zener diode D1, and a diode D2 are connected between the light receiving unit of the optocoupler 30 and the power supply 12V to maintain the voltage of the light receiving unit 30 at a predetermined voltage. do
이때, 상기 다이오드(D2)는 상기 제2FET(FET2)의 소오스측에 높은 전압이 걸리면 오프되어 전원(12V)에 영향을 미치지 못하도록하여 상기 전원(12V)을 사용하는 부품의 파손을 방지한다.At this time, the diode D2 is turned off when a high voltage is applied to the source side of the second FET2 so as not to affect the power supply 12V, thereby preventing damage to a component using the power supply 12V.
또한, 상기 제2FET(FET2)의 드레인측과 전원(B+) 단 사이에는 수평편향코일(L1)이 연결된다.In addition, a horizontal deflection coil L1 is connected between the drain side of the second FET2 and the power supply B + terminal.
그리고, 상기 제1 및 제2FET(FET1, FET2)에는 공진 콘덴서(C3, C4)와 댐핑 다이오드(D3, D4)가 각각 병렬로 연결되고, 또한 수평편향요크(L2)와 수평 직선상 보정코일(L3) 및 S-보정 콘덴서(C3)가 연결된다.Resonant capacitors C3 and C4 and damping diodes D3 and D4 are connected to the first and second FETs FET1 and FET2 in parallel, and a horizontal deflection yoke L2 and a horizontal linear correction coil ( L3) and the S-correction capacitor C3 are connected.
제3도는 상기 제2도의 각 부의 동작 파형도로서, 제4도(가)는 수평 발진부(10)의 출력 파형도이고, 제3도(나)는 제FET 구동 IC(20)의 출력 파형도이고, 제3도(다)는 제1FET(FET1)의 드레인측에 나타나는 전압 파형도이고, 제3도(라)는 제2FET(FET2)의 드레인측에 나타나는 전압 파형도이다.3 is an operation waveform diagram of each part of FIG. 2, and FIG. 4 (a) is an output waveform diagram of the horizontal oscillator 10, and FIG. 3 (b) is an output waveform diagram of the FET driver IC 20. FIG. 3C is a voltage waveform diagram showing the drain side of the first FET FET1, and FIG. 3D is a voltage waveform diagram showing the drain side of the second FET FET2.
이와같이 구성된 이 발명은, 제3도(b)와 같은 수평 발진부(10)로부터의 출력 파형이 직접 제1FET 구동 IC(20)를 통하여 제3도(b)와 같이 수평출력 FET인 제1 FET(FET1)의 게이트에 인가되며 제1FET(FET1)의 드레인측에는 제3도(다)와 같은 파형이 나타난다.The present invention configured as described above has a first FET whose output waveform from the horizontal oscillator 10 as shown in FIG. 3 (b) is a horizontal output FET as shown in FIG. 3 (b) directly through the first FET driver IC 20 ( It is applied to the gate of FET1, and the waveform shown in FIG. 3 (C) appears on the drain side of the first FET.
그리고, 상기 제1FET(FET1)의 드레인측과 제2FET(FET2)의 소오스측은 접속되어 잇으므로 상기 제1FET(FET1)의 드레인측에 나타나는 높은 전압을 다시 광커플러(30)의 수광부측과 제2ET 구동 IC(40)로 피드백된다.Since the drain side of the first FET 1 and the source side of the second FET 2 are connected, the high voltage appearing at the drain side of the first FET 1 is again received by the light-receiving side and the second ET of the optocoupler 30. It is fed back to the driving IC 40.
그리고, 제3도(가)와 같은 수평 발진부(10)로부터의 출력파형이 광커플러(30)의 발광부에 전달되어 수광부측에서 증폭되어 제2FET 구동 IC(40)로 인가된다.The output waveform from the horizontal oscillator 10 as shown in FIG. 3A is transmitted to the light emitting part of the optocoupler 30, amplified at the light receiving part, and applied to the second FET driving IC 40.
따라서, 상기 제2FET 구동 IC(40)를 통해 제2FET(FET2)의 게이트에 인가되는 전압은 상기 제3도(가)의 전압 파형에 제3도(다)의 전압 파형이 합성된 전압이다.Therefore, the voltage applied to the gate of the second FET (FET2) through the second FET driving IC 40 is a voltage obtained by combining the voltage waveform of FIG. 3 (C) with the voltage waveform of FIG.
그리고, FET가 동작하기위해서는 게이트측 전압이 소오스측 전압보다는 최소한 10V 내지 20V 더 높아야 한다. 이때, 상기 제1FET(FET1)의 드레인측과 제2 FET(FET2)의 소오스측은 접속되어 있으므로 제2FET(FET2)는 상기 제1FET(FET1)의 드레인측에 나타난 높은 전압보다 더 높아야 동작한다.In addition, for the FET to operate, the gate side voltage must be at least 10V to 20V higher than the source side voltage. At this time, since the drain side of the first FET FET1 and the source side of the second FET FET2 are connected, the second FET FET2 must operate higher than the high voltage shown on the drain side of the first FET FET1.
그러므로, 상기 제2FET(FET2)의드레인측에는 제3도(라)와 같은 매우 높은 전압 파형이 나타난다. 즉, 상기 제1FET(FET1)의 드레인측에 나타난 전압이 약 900V라면 제2FET(FET2)의 드레인측에 나타나는 전압은 약 1800V가 된다.Therefore, on the drain side of the second FET FET2, a very high voltage waveform as shown in FIG. That is, if the voltage on the drain side of the first FET FET1 is about 900V, the voltage on the drain side of the second FET FET2 is about 1800V.
예를들면, 제1 및 제2FET(FET1, FET2)의 스펙이 20A, 1000V라면 제1 및 제2FET(FET1, FET2)의 직력연결에 의해 20A, 2000V의 출력 전압을 얻을수가 있게 된다.For example, if the specifications of the first and second FETs FET1 and FET2 are 20A and 1000V, output voltages of 20A and 2000V can be obtained by the direct connection of the first and second FETs FET1 and FET2.
그리고 제3도(라)와 같이 제2FET(FET2)의 그레인측에 나타난 매우 큰 전압이 수평편향요크(L2)에 가해지면 대전류가 상기 수평편향요크(L2)에 흐르므로 모니터의 화면에는 수평으로 왼쪽에서 오른쪽으로 주사선이 형성된다.As shown in FIG. 3 (d), when a very large voltage shown on the grain side of the second FET 2 is applied to the horizontal deflection yoke L2, a large current flows to the horizontal deflection yoke L2, and thus the screen of the monitor is horizontal. Scan lines are formed from left to right.
한편, 상기 광커플러(30)는 상기 제1FET(FET1)의 드레인측에서 피드백 되는 고전압에 수평 발진부(10)에 형향을 미치지 못하도록 절연을 유지하기 위해 사용된다.On the other hand, the optocoupler 30 is used to maintain insulation so that the horizontal oscillator 10 does not have a high voltage fed back from the drain side of the first FET1.
또한, 상기 광커플러(30)의 발광부(31)측으로 제공되는수평 발진부(10)의 출력파형은 수광부(32)측에 유기되어 제2FET 구동 IC(40)에 인가된다. 이때,광커플러(30)의 발광부(31)측 전압은 5V를 직접 사용하면 되고, 수광부(32)측 전압에는 제너 다이오드(D1)와 다이오드(D2) 및 저항(R1)에 의해 5.1V가 인가되도옥 한다.In addition, the output waveform of the horizontal oscillation unit 10 provided to the light emitting unit 31 side of the optocoupler 30 is induced on the light receiving unit 32 side and applied to the second FET driving IC 40. In this case, the voltage of the light emitting unit 31 side of the optocoupler 30 may be 5 V directly, and the voltage of the light receiving unit 32 side may be 5.1 V due to the zener diode D1, the diode D2, and the resistor R1. Approved to be authorized.
여기서, 상기 제너다이오드(D1)는 전압을 일정하게 유지하기 위한 전압 제어 소자로서 항복 전압이 5.1B이다.Here, the zener diode D1 is a voltage control element for maintaining a constant voltage and has a breakdown voltage of 5.1B.
그리고, 제1FET 구동 IC(20)의 전원은 직접 12V에서 가하고, 제2FET구동 IC(30)의 전원은 다이오드(D2)를 통하여 12V를 가해준다.The power supply of the first FET driving IC 20 is directly applied at 12V, and the power supply of the second FET driving IC 30 is applied with 12V through the diode D2.
따라서, 전원이 공급되면 상기 다이오드(D2)는순방향이므로 12V가 다이오드(D2)를 통해 제2FET 구동 IC(40)가 제공된다. 그러나, 상기 제2FET(FET2)의 소오스측에 걸린 높은 전압이 다이오드(D2)로 피드백되면 상기 다이오드(D2)는 오프되어 상기 12V를 사용하는 부품들의 파손을 방지한다. 즉, 상기 다이오드(D2)가 없으면 고압이 그대로 12V를 사용하는 부품들에 12V대신 인가되므로 대부분의 부품들이 파손된다.Therefore, when power is supplied, since the diode D2 is in the forward direction, the second FET driving IC 40 is provided with 12V through the diode D2. However, when the high voltage applied to the source side of the second FET2 is fed back to the diode D2, the diode D2 is turned off to prevent breakage of components using the 12V. That is, without the diode D2, since high voltage is applied instead of 12V to the parts using 12V, most of the parts are damaged.
또한, 상기 제1 및 제2FET 구동 IC(20,30)는 대용량의 FET전단에 연결하여 사용하는 것으로, 이 발명에서는 제1 및 제2FET(FET1, FET2)가 수평 발진부(10)에 영향을 주지 않기 위해 사용된다. 그리고, 상기 제1 및 제2FET 구동 IC(20,40)에 인가되는 전원에 따라 상기 제1 및 제2 FET 구동 IC(20,40)는 증폭 및 버퍼의 역할을 한다.In addition, the first and second FET driving ICs 20 and 30 are connected to a large-capacity FET front end. In the present invention, the first and second FETs FET1 and FET2 do not affect the horizontal oscillator 10. Used to not. In addition, the first and second FET driving ICs 20 and 40 serve as amplification and buffers according to power applied to the first and second FET driving ICs 20 and 40.
한편, CRT면이 곡면으로 되어 있고, 전자총으로부터 화면까지의 거리가 다르므로 화면의 직선성을 보정하기 위해 직선성보전 코일(L3) 및 S-보정 콘데서(C5)가 사용되었다.On the other hand, since the CRT surface is curved and the distance from the electron gun to the screen is different, the linearity preservation coil L3 and the S-correction capacitor C5 are used to correct the linearity of the screen.
이상에서와 같이 이 발명에 따른 모니터의 수평출력회로에 의하면, 전류에 의해 제어되는 수평 드라이브 바이폴라 트랜지스터 대신 전압에 의해 제어되는 FET를 직렬로 접속하여 사용하고, 수평 발진부와 FET와의 절연을 위해 광커플러릉 사용함으로써, 대전류, 대전압 및 고속의 스위칭 타임이 필요한 초고해상도 모니터의 수평출력회로를 구현할 수 있다. 또한 수평 드라이브 트랜지스터 및 드라이브 트랜스를 생략할 수 있으므로 드라이브 트랜스 설계의 어려움이 해소되고, 원가가 절감되는 효과가 있다.As described above, according to the horizontal output circuit of the monitor according to the present invention, instead of a horizontal drive bipolar transistor controlled by current, a FET controlled by voltage is connected in series, and an optocoupler is used to insulate the horizontal oscillator and the FET. By using it, it is possible to implement a horizontal output circuit of an ultra-high resolution monitor requiring high current, high voltage, and high switching time. In addition, since the horizontal drive transistor and the drive transformer can be omitted, the difficulty of the drive transformer design can be eliminated and the cost can be reduced.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930018177A KR960007539B1 (en) | 1993-09-10 | 1993-09-10 | Horizontal output circuit of monitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930018177A KR960007539B1 (en) | 1993-09-10 | 1993-09-10 | Horizontal output circuit of monitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950010539A KR950010539A (en) | 1995-04-28 |
KR960007539B1 true KR960007539B1 (en) | 1996-06-05 |
Family
ID=19363285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930018177A KR960007539B1 (en) | 1993-09-10 | 1993-09-10 | Horizontal output circuit of monitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960007539B1 (en) |
-
1993
- 1993-09-10 KR KR1019930018177A patent/KR960007539B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950010539A (en) | 1995-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3983452A (en) | High efficiency deflection circuit | |
US4297621A (en) | Cathode ray tube beam deflection amplifier system | |
KR960007539B1 (en) | Horizontal output circuit of monitor | |
KR930004007B1 (en) | Horizontal deffection circuit | |
JP3238088B2 (en) | Piezoelectric transformer drive circuit and cold cathode tube lighting device using the same | |
KR950009649B1 (en) | Line deflection circuit | |
KR0177105B1 (en) | Horizontal drive circuit | |
US10847947B2 (en) | GaN laser diode drive FET with gate current reuse | |
KR0136886B1 (en) | Video display driver apparatus | |
US4916371A (en) | Vertical deflection circuit for kinescope yokes, with flyback voltage generator | |
KR200179722Y1 (en) | Display apparatus possessing the step-up circuit of controlling horizontal size | |
KR100212853B1 (en) | A horizontal deflection circuit using fet in monitor | |
US5262684A (en) | Driving circuit for horizontal output circuit | |
US6515439B2 (en) | Vertical deflection driving circuit | |
KR100474620B1 (en) | Deflection with low offset | |
KR200244058Y1 (en) | Discharge circuit of Horizontal deflection circuit | |
KR100260886B1 (en) | Compensation circuit of s-curve linearity on horizontal deflection | |
KR100490341B1 (en) | S correction circuit using transistor | |
KR200296043Y1 (en) | S-za linearity correction circuit of horizontal deflection circuit | |
KR19990012287U (en) | Horizontal deflection circuit with horizontal output transistor protection circuit | |
US4535273A (en) | Transformerless switching circuit for driving a horizontal output transistor | |
US6160364A (en) | Circuit for limiting horizontal image size of display | |
KR19990030271U (en) | Horizontal drive circuit of display device | |
KR100217381B1 (en) | Horizontal output circuit having output variant image | |
KR20000001364U (en) | Horizontal drive stage HDT VCC variable circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040528 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |