KR960004407Y1

KR960004407Y1 - Satellite broadcasting receiver

Info

Publication number: KR960004407Y1
Application number: KR2019930002045U
Authority: KR
Inventors: 임화현
Original assignee: 엘지전자부품 주식회사; 김희수
Priority date: 1993-02-16
Filing date: 1993-02-16
Publication date: 1996-05-29
Also published as: KR940021431U

Abstract

내용 없음.No content.

Description

Receive signal input switching circuit of satellite broadcasting receiver tuner

제1도는 종래의 수신신호 입력 절환회로도.1 is a conventional received signal input switching circuit diagram.

제2도는 본 고안의 수신신호 입력 절환회로도.2 is a reception signal input switching circuit of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 입력절환 제어부 20, 30 : 제1 및 제2 입력신호 선택 출력부10: input switching control unit 20, 30: first and second input signal selection output unit

D12-D17 : 핀다이오드 INI1, INI2 : 제1 및 제2 입력신호D12-D17: pin diodes INI1, INI2: first and second input signals

본 고안은 지구의 궤도상에 설치되어 있는 위성으로부터 방송신호를 수신하는 위성방송 수신기 튜너에 있어서, 수신하는 두 입력신호를 절환하여 하나를 선택적으로 출력하는 위성방송 수신기 튜너의 수신신호 입력 절환 회로에 관한 것으로, 특히 두 입력신호의 선택 분리도를 향상시켜 강전계의 신호수신시 두 입력신호간의 혼신이 발생되지 않도록 하는 위성방송 수신기 튜너의 수신신호 입력 절환회로에 관한 것이다.The present invention relates to a receive signal input switching circuit of a satellite broadcast receiver tuner for receiving a broadcast signal from a satellite installed on an orbit of the earth, and selectively outputting one by switching two received signals. In particular, the present invention relates to a reception signal input switching circuit of a satellite broadcast tuner tuner which improves the selective separation of two input signals so that interference between the two input signals does not occur when a signal of a strong electric field is received.

일반적으로 지구의 궤도상에 설치되어 있는 위성들은 각기 상이한 편파방식으로 방송하고, 위성의 방송신호를 수신하는 위성방송 수신기는 방송신호를 2가지로 분리하여 수신 및 어느 하나의 신호를 선택하도록 되어 있다.In general, satellites installed on the earth's orbit broadcast in different polarization schemes, and a satellite broadcast receiver that receives the broadcast signal of the satellite divides the broadcast signal into two types and selects one of the signals and the broadcast signal.

즉, 위성이 직선편파로 송신할 경우에 위성방송 수신기는 수평입력 및 수직입력으로 분리 수신하고, 원편파로 송신할 경우에는 좌측입력 및 우측입력으로 분리 수신하여 어느 하나의 신호를 선택하도록 하고 있다.In other words, when the satellite transmits with linear polarization, the satellite broadcasting receiver receives the horizontal input and the vertical input separately, and when the satellite transmits the circular polarization, the satellite broadcast receiver separates the signals using the left input and the right input to select any one signal. .

그러므로 위성방송 수신기는 튜너에 수신된 두 신호중에서 어느 하나의 신호를 선택하는 수신신호 입력 절환회로를 구비하고 있는 것으로 종래의 수신신호 입력 절환회로는 수신한 두 신호의 선택분리도가 낮아 강전계의 방송신호를 수신할 경우에 수신한 두 신호간에 혼신이 발생하였다.Therefore, the satellite broadcasting receiver has a reception signal input switching circuit for selecting any one of two signals received by the tuner. The conventional reception signal input switching circuit has a low selective separation between the two received signals and thus broadcasts a strong electric field. When receiving a signal, interference occurred between the two received signals.

이러한 종래의 기술을 제1도의 도면을 참조하여 상세히 설명한다.This conventional technique will be described in detail with reference to the drawings of FIG.

제1도는 종래의 수신신호 입력 절환회로도로서 이에 도시된 바와 같이, 수신된 제1입력신호(INI1)가 콘덴서(C1), 접지저항(R1), 접지콘덴서(C2), 역방향 스위칭 다이오드(D1) 및 콘덴서 (C3)를 순차적으로 통해 출력되게 접속함과 아울러 제2입력신호(IN2)가 콘덴서(C4), 접지콘덴서(C5), 스위칭 다이오드(D2)및 콘덴서(C2)를 순차적으로 통해 출력되게 접속하고, 입력절환신호(Vsw)가 저항(R2)를 통한후, 저항(R3)을 다시 통해서는 트랜지스터(Q1)의 베이스에 인가되게 접속하고, 역방향 스위칭 다이오드(D3)및 저항(R4)을 통해서는 트랜지스터(Q2)의 베이스에 인가되게 접속하여 트랜지스터(Q1)의 에미터는 접지시키고, 트랜지스터(Q2)의 에미터는 저항(R5)및 접지콘덴서(C6)를 접속함과 아울러 저항(R6)을 통해 상기 스위칭 다이오드(D2)및 콘덴서(C4, C5)의 접속점에 접속하며, 트랜지스터(Q1, Q2)의 콜렉터는 콘덴서(C7)와, 상기 스위칭 다이오드(D1, D2)및 콘덴서(C3)의 접속점에 접속하였다.1 is a diagram of a conventional received signal input switching circuit, in which the received first input signal INI1 includes a capacitor C1, a ground resistor R1, a ground capacitor C2, and a reverse switching diode D1. And the capacitor C3 are sequentially connected to the output, and the second input signal IN2 is sequentially output through the capacitor C4, the ground capacitor C5, the switching diode D2, and the capacitor C2. After the input switching signal Vsw is connected through the resistor R2, the resistor R3 is again applied to the base of the transistor Q1, and the reverse switching diode D3 and the resistor R4 are connected. Through the connection to be applied to the base of the transistor Q2, the emitter of the transistor Q1 is grounded, the emitter of the transistor Q2 connects the resistor R5 and the ground capacitor C6, and connects the resistor R6. Connected to the connection point of the switching diode (D2) and capacitors (C4, C5) through The collectors of the resistors Q1 and Q2 were connected to the connection points of the capacitor C7 and the switching diodes D1 and D2 and the capacitor C3.

제1도의 도면 설명중 미설명부호 B⁺전원이다.Unexplained symbol B ⁺ power supply in the drawing description of FIG.

이와 같이 구성된 종래의 수신신호 입력 절환회로는 전원( B⁺)이 인가된 상태에서 입력절환신호(Vsw)가 저전위로 입력될 경우에 트랜지스터(Q1)가 오프되고, 스위칭 다이오드(D3)가 도통되어 트랜지스터(Q2)가 온되므로 전원( B⁺)이 저항(R5) 및 트랜지스터(Q2)를 통해 스위칭 다이오드(D1)의 애노드 및 스위칭 다이오드(D2)의 캐소드에 인가된다.In the conventional reception signal input switching circuit configured as described above, when the input switching signal Vsw is input at a low potential while the power supply B ⁺ is applied, the transistor Q1 is turned off and the switching diode D3 is turned on. Since transistor Q2 is on, power source B ⁺ is applied to resistor A5 and transistor Q2 to the anode of switching diode D1 and the cathode of switching diode D2.

따라서 스위칭 다이오드(D1)에는 순방향 전압이 인가되어 도통되고, 스위칭 다이오드(D2)에는 역방향 전압이 인가되어 차단되므로 제1입력신호(IN1)는 콘덴서(C1), 스위칭 다이오드(D1)및 콘덴서(C3)를 순차적으로 통해 출력되고, 제2입력신호(IN2)는 스위칭 다이오드(D2)를 통과하지 못하여 차단된다.Therefore, since the forward voltage is applied to the switching diode D1 and the conduction is applied, and the reverse voltage is applied to the switching diode D2, the first input signal IN1 is the capacitor C1, the switching diode D1, and the capacitor C3. ) Is sequentially output, and the second input signal IN2 is blocked because it does not pass through the switching diode D2.

그리고 입력절환신호(Vsw)가 고전위초 입력될 경우에는 상기와는 반대로 트랜지스터(Q1)가 온되고, 스위칭 다이오드(D3)가 차단상태로 되어 트랜지스터(Q2)가 오프되므로 스위칭 다이오드(D1)의 애노드 및 스위칭 다이오드(D2)의 캐소드에는 저전위가 인가되어 스위칭 다이오드(D1)가 차단상태로 되고, 스위칭 다이오드(D2)는 도통된다.When the input switching signal Vsw is inputted with a high potential, the transistor Q1 is turned on, the switching diode D3 is turned off, and the transistor Q2 is turned off, whereas the anode of the switching diode D1 is turned off. And a low potential is applied to the cathode of the switching diode D2 so that the switching diode D1 is cut off, and the switching diode D2 is conducted.

따라서 제1입력신호(IN1)는 스위칭 다이오드(D1)를 통과하지 못하여 차단되고, 제2입력신호(IN2)는 콘덴서(C4), 스위칭 다이오드(D2)및 콘덴서(C3)를 통해 출력된다.Therefore, the first input signal IN1 is blocked because it does not pass through the switching diode D1, and the second input signal IN2 is output through the capacitor C4, the switching diode D2, and the capacitor C3.

이러한 종래의 수신신호 입력 절환회로는 입력절환신호에 따라 스위칭 다이오드가 도통 및 차단되면서 두 입력신호중에서 하나를 선택출력하는 것으로 선택출력하는 입력신호가 선택되지 않은 입력신호의 간섭을 받음은 물론 스위칭 다이오드의 비직선성 특성의 찌그러짐에 의해 강전계의 신호수신시 혼신을 감소시킬 수 없고, 위성방송과 같이 2GHz의 높은 방송신호에서 선택분리도가 낮은 문제점이 있었다.In the conventional reception signal input switching circuit, as the switching diode is turned on and off according to the input switching signal, one of the two input signals is selected and output. Due to the distortion of the nonlinearity of, there is a problem in that interference cannot be reduced when receiving signals of a strong electric field, and there is a problem of low selective separation in high broadcast signals of 2 GHz such as satellite broadcasting.

본 고안은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로서, 비직선성 특성의 찌그러짐이 발생하는 스위칭 다이오드 대신에 인가되는 전류에 따라 고주파 저항이 가변되는 핀다이오드를 사용하고, 이 핀다이오드로 π형 감쇄기를 구성하여 선택되지 않은 입력신호를 감쇄시킴으로써 선택된 입력신호가 선택되지 않은 입력신호에 의해 간섭영향을 받지 않음은 물론 선택분리도가 향상되어 혼신이 발생되지 않도록 하는 수신신호 입력 절환회로를 제공하는데 그 목적이 있는 것으로 이를 첨부된 제2도의 도면을 참조하여 상세히 설명한다.The present invention has been made to solve the above-mentioned conventional problems, and uses a pin diode in which the high frequency resistance is changed according to the applied current instead of the switching diode in which the distortion of the nonlinearity is generated. The π-type attenuator is configured to attenuate unselected input signals so that the selected input signals are not affected by interference by the unselected input signals and the selective separation is improved to prevent interference. The purpose of this is to provide a detailed description with reference to the accompanying drawings of FIG.

제2도는 본 고안의 수신신호 입력 절환회로도로서 이에 도시된 바와 같이, 입력절환신호(Vsw)에 따라 제1 및 제2입력신호(IN11)(IN12)의 선택출력을 제어하는 트랜지스터(Q11, Q12), 저항(R11-R13), 스위칭 다이오드(D11), 콘덴서(C11, C12)및 코일(L11)로 된 입력절환 제어부(10)와 상기 입력절환 제어부(10)의 출력신호로 상기 제1입력신호(IN11)의 선택시 그 제1입력신호(IN11)를 감쇄없이 출력시키고 제1입력신호(IN11)가 선택되지 않을 경우에 감쇄시키는 콘덴서(C13-C16), 저항 (R14-R16) 및 핀다이오드(D12-D14)로 된 제1입력신호 선택출력부(20)와, 상기 입력선택 제어부(10)의 출력신호로 상기 제2입력신호(IN12)의 선택시 제2입력신호(IN12)를 감쇄없이 출력시키고 제2입력신호(IN12)가 선택되지 않을 경우에 감쇄시키는 콘덴서(C17-C19), 저항(R17, R18) 및 핀다이오드(D15-D17)로 된 제2입력신호 선택출력부(30)로 구성하였다.2 is a reception signal input switching circuit diagram of the present invention, as shown in FIG. 2, transistors Q11 and Q12 for controlling the selection output of the first and second input signals IN11 and IN12 according to the input switching signal Vsw. ), The first input unit as an output signal of the input switching control unit 10 and the input switching control unit 10 including the resistors R11 to R13, the switching diode D11, the capacitors C11 and C12, and the coil L11. Capacitors C13-C16, resistors R14-R16 and pins that output the first input signal IN11 without attenuation when the signal IN11 is selected and attenuate when the first input signal IN11 is not selected. The second input signal IN12 is selected when the second input signal IN12 is selected as the first input signal selection output unit 20 including the diodes D12-D14 and the output signal of the input selection control unit 10. A second input signal comprising capacitors C17-C19, resistors R17, R18, and pin diodes D15-D17 for outputting without attenuation and attenuating when the second input signal IN12 is not selected. Selection was composed of the output section 30.

이와 같이 구성된 본 고안의 수신신호 입력 절환회로는 전원( B⁺)이 인가된 상태에서 입력절환신호(Vsw)가 저전위로 입력될 경우에 입력절환 제어부(10)의 트랜지스터(Q11)가 오프되고, 스위칭 다이오드(D11)는 도통되어 트랜지스터(Q12)가 온되므로 전원( B⁺)이 트래지스터(Q12)를 통한후, 제1 및 제2입력신호 선택 출력부(20)(30)의 저항( R15)(R18)을 통해 핀다이오드(D14)의 캐소드 및 핀다이오드(D17)의 애노드에 각기 인가됨과 아울러 코일(L11)을 통해 핀다이오드(D13)의 애노드 및 핀다이오드(D16)의 캐소드에 인가된다.In the reception signal input switching circuit of the present invention configured as described above, the transistor Q11 of the input switching control unit 10 is turned off when the input switching signal Vsw is input at a low potential while the power supply B ⁺ is applied. Since the switching diode D11 is turned on so that the transistor Q12 is turned on, the power supply B ⁺ is passed through the transistor Q12, and then the resistance R15 of the first and second input signal selection outputs 20 and 30 is applied. R18 is applied to the cathode of the pin diode D14 and the anode of the pin diode D17, respectively, and to the anode of the pin diode D13 and the cathode of the pin diode D16 through the coil L11. .

따라서 제1입력신호 선택 출력부(20)의 핀다이오드(D12, D13)는 도통되고, 핀다이오드(D14)는 차단되어 핀다이오드(D12-D14)가 π형 감쇄기로 동작되지 않고, 제2입력신호 선택 출력부(30)의 핀다이오드(D15, D16)가 차단되고, 핀다이오드(D17)가 도통되어 핀다이오드(D12-D14)가 π형 감쇄기로 동작되므로 제1입력신호(IN11)는 핀다이오드(D12-D13)를 통해 감쇄없이 출력되고, 제2입력신호(IN12)는 핀다이오드(D15-D17)로 된 π형 감쇄기에 의해 40dB이상 감쇄되어 출력되지 않는다.Accordingly, the pin diodes D12 and D13 of the first input signal selection output unit 20 are turned on, the pin diodes D14 are shut off, and the pin diodes D12 to D14 are not operated as the? Since the pin diodes D15 and D16 of the signal selection output unit 30 are cut off and the pin diodes D17 are conducted, the pin diodes D12 to D14 operate as π-type attenuators, so that the first input signal IN11 is pinned. It is output without attenuation through the diodes D12-D13, and the second input signal IN12 is attenuated by more than 40dB by a π-type attenuator made of the pin diodes D15-D17 and is not output.

그리고 입력선택신호(Vsw)가 고전위로 입력될 경우에는 상기와는 반대로 트랜지터스(Q11)가 온되고, 스위칭 다이오드(D11)가 차단되어 트랜지스터(Q12)가 오프되므로 핀다이오드(D14)의 캐소드 및 핀다이오드(D17)의 애노드에 저전위가 인가됨과 아울러 핀다이오드(D13)의 애노드 및 핀다이오드(D16)의 캐소드에 저전위가 인가된다.When the input selection signal Vsw is input at a high potential, the transistor Q11 is turned on, the switching diode D11 is cut off, and the transistor Q12 is turned off, whereas the cathode of the pin diode D14 is turned off. And a low potential is applied to the anode of the pin diode D17 and a low potential is applied to the anode of the pin diode D13 and the cathode of the pin diode D16.

따라서 제1입력신호 선택 출력부(20)의 핀다이오드(D12,D13)는 차단되고, 핀다이오드(D14)는 도통되어 핀다이오드(D12-D14)가 π형 감쇄기로 동작되고, 제2입력신호 선택 출력부(30)는 핀다이오드(D15,D16)가 도통되고, 핀다이오드(D17)가 차단되어 핀다이오드(D15-D17)가 π형 감쇄기로 동작되지 않으므로 제1입력신호(IN11)는 핀다이오드(D12-D14)로 된 π형 감쇄기에 의해 40dB이상 감쇄되어 출력되지 않고, 제2입력신호(IN12)는 핀다이오드(D15,D16)를 통해 감쇄됨이 없이 출력된다.Accordingly, the pin diodes D12 and D13 of the first input signal selection output unit 20 are cut off, the pin diodes D14 are turned on, and the pin diodes D12 to D14 are operated as π-type attenuators, and the second input signal is Since the pin diodes D15 and D16 are conducting and the pin diodes D17 are blocked, the select diodes 30 are not operated by the π-type attenuator so that the first input signal IN11 is pinned. The attenuator π-type attenuators of diodes D12-D14 are not attenuated by more than 40 dB, and the second input signal IN12 is output without being attenuated through the pin diodes D15 and D16.

이상에서 상세히 설명한 바와 같이 본 고안은 입력선택신호에 따라 동작되는 π형 감쇄기를 구성하여 선택된 입력신호는 감쇄없이 출력하고, 선택되지 않은 입력신호는 감쇄시켜 출력되지 않도록 함은 물론 π형 감쇄기를 전류에 따라 고주파 저항이 가변되는 핀다이오드를 사용하여 40dB이상 감쇄시키도록 함으로써 선택되지 않은 입력신호가 선택된 입력신호에 간섭을 주는 것을 방지할 수 있음은 물론 선택분리도가 향상되고 혼신이 발생되지 않는 효과가 있다.As described in detail above, the present invention constitutes a π-type attenuator operated according to the input selection signal, thereby outputting the selected input signal without attenuation, and attenuating the unselected input signal so that the output is not attenuated. By attenuating 40dB or more by using a pin diode with a variable high-frequency resistance, it is possible to prevent the unselected input signal from interfering with the selected input signal, as well as improving selectivity and preventing interference. have.

Claims

An input switching control unit 10 for controlling the selection output of the input signals IN11 and IN12 according to the input switching signal Vsw, and a first input signal for outputting the corresponding input signal selected by the input switching control unit 10; A reception signal input switching circuit of a satellite broadcasting receiver tuner including a selection output unit 20 and a second input signal selection output unit 30, wherein the first input signal selection output unit 20 and the second input signal selection output The unit 30 includes, as a component, a? Type attenuator for attenuating the corresponding input signal that is not selected according to the output signal of the input switching control unit 10 so as to output only the selected input signal without attenuation. Receiving signal input switching circuit of a satellite broadcasting receiver tuner.

The reception signal input switching circuit of claim 1, wherein the? Type attenuator comprises a pin diode (D12 to D14) (D15 to D17) whose high frequency resistance is variable according to a current.