KR960003110B1 - Voice synthesis apparatus for an electronic switching system - Google Patents
Voice synthesis apparatus for an electronic switching system Download PDFInfo
- Publication number
- KR960003110B1 KR960003110B1 KR1019920026295A KR920026295A KR960003110B1 KR 960003110 B1 KR960003110 B1 KR 960003110B1 KR 1019920026295 A KR1019920026295 A KR 1019920026295A KR 920026295 A KR920026295 A KR 920026295A KR 960003110 B1 KR960003110 B1 KR 960003110B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- memory
- voice
- vocoding
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/50—Centralised arrangements for answering calls; Centralised arrangements for recording messages for absent or busy subscribers ; Centralised arrangements for recording messages
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Exchange Systems With Centralized Control (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
Description
제1도는 종래 전전자 교환기의 음성합성장치 구성도.1 is a block diagram of a speech synthesis apparatus of a conventional electronic switchboard.
제2도는 본 발명에 의한 전전자 교환기의 음성합성장치 구성도.2 is a block diagram of a speech synthesis apparatus of an electronic switching system according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
50 : 버스정합/주제어부 51 : 버스정합회로50: bus matching / main controller 51: bus matching circuit
52 : CPU 60 : 메모리/보코딩 제어부52: CPU 60: memory / vocoding control unit
62 : 마이크로 프로세서 63 : 클럭수신/분주부62: microprocessor 63: clock receiver / divider
64 : 메모리부 70 : 보코딩/클럭 분배부64: memory 70: vocoding / clock distribution
71 : 클럭수신/발생기 72 : 클럭분주기71: clock receiver / generator 72: clock divider
73 : 보코딩 입력제어회로 74 : 음성메모리73: vocoding input control circuit 74: voice memory
75 : 병/직렬 변환ㆍ서브하이웨이 선택부 80 : 테스트/모니터부75: bottle / serial conversion / subhighway selection section 80: test / monitor section
본 발명은 전전자 교환기에 관한 것으로, 특히 음성서비스 채널을 확장함과 동시에 음성서비스 시간을 증가시킬 수 있도록 한 전전자 교환기의 음성합성장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic switchboard, and more particularly, to a voice synthesis apparatus of an electronic switchboard, which can extend a voice service channel and increase a voice service time.
일반적으로 전전자 교환기에서 전화번호 안내를 하는 경우 검색한 전화번호 정보에 따라 음성합성음을 발생하여 문의호가 연결되어 있는 해당채널을 통해 송출한다.In general, when the telephone exchange guides the telephone exchange, voice synthesis sounds are generated according to the retrieved telephone number information and transmitted through the corresponding channel to which the inquiry call is connected.
이와 같이 전화번호 안내시에 사용하기 위한 종래 전전자 교환기의 음성합성장치에 대하여 제1도를 참조하여 설명한다. 제1도에 도시된 바와 같이, 종래의 음성합성장치는 버스정합/주제어부(10), 음성발생부(20), 채널제어/메모리부(30) 및 테스트/모니터부(40)를 구비하여 이루어진다. 버스정합/주제어부(10)는 버스정합회로(11)와 CPU(12)로 이루어지는데, 버스정합회로(11)는 전전자 교환기의 자동호 분배기(ACD)로부터 공급되는 음성출력정보(전화번호 정보)와 채널정보를 수신하여 CPU(12)측으로 출력하며 CPU(12)는 버스정합회로(11)로부터 공급된 음성출력정보와 채널정보를 음성단위로 편집하여 출력한다. 채널제어/메모리부(30)는 채널제어회로(31)와 메모리회로(32)로 이루어지는데, 채널제어회로(31)는 CPU(12)로부터 공급되는 채널정보에 따라 음성출력 채널을 제어하며 메모리회로(32)는 CPU(12)를 동작시키기 위한 프로그램을 저장함과 동시에 CPU(12) 동작시에 발생되는 데이타를 저장한다. 음성발생부(20)는 음성메모리(21), 채널정합회로(22), 클럭발생기(23), 클럭감시기(24) 및 시험 PCM 드라이버(25)로 이루어지는데, 음성메모리(21)는 CPU(12)로부터 공급된 음성출력정보와 클럭발생기(23)로부터 공급된 클럭에 따라 어드레싱되어 해당 어드레스에 저장된 음성데이타를 채널정합회로(22)를 통해 전전자 교환기의 자동호 분배기(CAD)측으로 출력하고, 클럭감시기(24)는 클럭발생기(23)와 CPU(12)측에 클럭이 정상적으로 발생되고 있는지의 여부를 감시하며, 시험 PCM 드라이버(25)는 채널정합회로(22)로부터 출력되는 음성데이타의 일부를 테스트/모니터부(40)측으로 출력한다. 테스트/모니터부(40)는 모드선택회로(41), 디지탈/아날로그 변환기(42) 및 출력감시기(43)로 이루어지는데, 운용자가 음성출력을 감시 또는 시험하기 위하여 임의의 채널을 선택하는 경우 음성메모리(21)로부터 채널정합회로(22)를 통해 출력되는 음성데이타를 아날로그 음성으로 변환하여 헨드셋으로 송출한다.In this manner, a speech synthesis apparatus of a conventional electronic switch for use in telephone number guidance will be described with reference to FIG. As shown in FIG. 1, the conventional voice sum growth value includes a bus matching / main control unit 10, a voice generation unit 20, a channel control / memory unit 30, and a test / monitor unit 40. Is done. The bus matching / main control section 10 includes a bus matching circuit 11 and a CPU 12. The bus matching circuit 11 includes voice output information (telephone number) supplied from an automatic call distributor (ACD) of an electronic switchboard. Information) and channel information are output to the CPU 12 side, and the CPU 12 edits and outputs the audio output information and channel information supplied from the bus matching circuit 11 in units of voices. The channel control / memory section 30 is composed of a channel control circuit 31 and a memory circuit 32. The channel control circuit 31 controls the voice output channel in accordance with the channel information supplied from the CPU 12 and the memory. The circuit 32 stores a program for operating the CPU 12 and at the same time stores data generated when the CPU 12 operates. The voice generator 20 includes a voice memory 21, a channel matching circuit 22, a clock generator 23, a clock monitor 24, and a test PCM driver 25. The voice memory 21 includes a CPU ( 12, and outputs the voice data stored in the corresponding address through the channel matching circuit 22 to the automatic call splitter (CAD) side of the electronic switchboard, according to the voice output information supplied from 12 and the clock supplied from the clock generator 23. The clock monitor 24 monitors whether the clock is normally generated on the clock generator 23 and the CPU 12 side, and the test PCM driver 25 checks the audio data output from the channel matching circuit 22. A part is output to the test / monitor section 40 side. The test / monitor unit 40 includes a mode selection circuit 41, a digital / analog converter 42, and an output monitor 43. When the operator selects an arbitrary channel to monitor or test the voice output, The voice data output from the memory 21 through the channel matching circuit 22 is converted into analog voice and transmitted to the handset.
이와 같은 종래 전전자 교환기의 음성합성장치에서는 버스정합/주제어부(10)에 구비되어 있는 CPU(12)가 전전자 교환기의 자동호 분배기(ACD)로부터 랜덤(random)하게 공급되는 채널정보 및 음성출력정보를 수신하는 부정기적인 작업과, 음성메모리(21)로부터 음성데이타를 출력하는 주기적인 작업을 동시에 수행한다. 음성합성장치의 CPU(12)가 주기적인 작업을 수행할때 많은 부정기적인 작업이 발생하는 경우 오동작될 가능성이 있으므로 음성합성장치 유니트(unit)당 128채널 이상의 채널증설을 할 수 없는 문제점이 있다. 또한, 서비스의 다양화로 편집녹음 용량의 증가가 요구되나 버스정합/주제어부(10)의 CPU(12)가 부정기적인 작업과 주기적인 작업을 동시에 수행함에 기인하여 음성메모리(21)를 억세스 할 수 있는 시간이 제한되므로 음성메모리(21)의 음성데이타를 32초 이상 송출할 수 없게 되는 문제점이 있다.In the voice synthesizer of the conventional electronic switchboard, the CPU 12 provided in the bus matching / main control unit 10 randomly supplies channel information and voice from the automatic call splitter (ACD) of the electronic switchboard. The irregular operation of receiving output information and the periodic operation of outputting voice data from the voice memory 21 are simultaneously performed. When a large number of irregular operations occur when the CPU 12 of the speech synthesis apparatus performs periodic work, there is a possibility that a channel expansion of 128 channels or more per unit of the speech synthesis unit cannot be performed. In addition, the increase in editing recording capacity is required due to the diversification of the service, but the voice memory 21 can be accessed due to the simultaneous execution of the periodic and periodic tasks by the CPU 12 of the bus matching / main control unit 10. Since there is a limited time, the voice data of the voice memory 21 cannot be transmitted for more than 32 seconds.
본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출한 것으로, 유니트당 더 많은 음성서비스 채널을 확장함과 동시에 음성서비스 시간을 증가시키도록 한 전전자 교환기의 음성합성장치를 제공하는 데에 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a voice synthesis apparatus of an electronic switching system, which increases the voice service time while expanding more voice service channels per unit. have.
이와 같은 목적을 달성하기 위하여, 본 발명은 자동호 분배기로부터의 음성출력정보 및 채널정보를 수신하고 수신된 음성출력정보 및 채널정보를 음성녹음단위로 편집하여 출력하는 버스정합/주제어부와 ; 상기 자동호 분배기측으로 출력되는 PCM 음성데이타를 아날로그 신호로 변환하여 헨드셋측에 출력시켜 PCM 음성데이타의 정상 출력 여부를 테스트 및 감시하는 테스트/모니터부를 구비하는 전전자 교환기의 음성합성장치에 있어서, 상기 버스정합/주제어부로부터 인가되는 음성출력정보 및 채널정보에 따라 상위 어드레스를 출력하는 메모리/보코딩 제어부와 ; 상기 메모리/보코딩 제어부로부터 인가되는 상위 어드레스와 자신이 발생한 하위 어드레스에 의해 어드레싱된 PCM 음성데이타를 상기 자동호 분배기측으로 출력하고 상기 메모리/보코딩 제어부측으로 동작클럭을 공급하는 보코딩/클럭 분배부를 포함하는 것을 특징으로 하는 전전자 교환기의 음성합성장치를 제공한다.In order to achieve the above object, the present invention provides a bus matching / main control unit which receives voice output information and channel information from an automatic call splitter and edits and outputs the received voice output information and channel information in a voice recording unit; In the voice synthesis apparatus of the electronic switchboard having a test / monitor unit for converting the PCM voice data output to the automatic call splitter side into an analog signal and output to the handset side to test and monitor the normal output of the PCM voice data. A memory / vocoding control unit for outputting an upper address according to voice output information and channel information applied from the bus matching / main control unit; A vocoding / clock distribution unit for outputting PCM voice data addressed by an upper address applied from the memory / vocoding control unit and a lower address generated by the memory / vocoding control unit to the automatic call splitter and supplying an operation clock to the memory / vocoding control unit. It provides a speech synthesis device of an electrical exchanger comprising a.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 의한 전전자 교환기의 음성합성장치 구성도이다.2 is a block diagram of a speech synthesis apparatus of an electronic switching system according to the present invention.
제2도에 도시된 바와 같이, 본 발명의 음성합성장치는 버스정합/주제어부(50), 메모리/보코딩(Vocoding) 제어부(60), 보코딩/클럭 분배부(70) 및 테스트/모니터부(80)를 구비하여 이루어진다. 버스정합/주제어부(50)는 버스정합회로(51)와 CPU(52)로 연결구성되고, 메모리/보코딩 제어부(60)는 메모리부(61), 마이크로 프로세서(62), 클럭수신/분주부(63) 및 메모리부(64)로 연결구성되고, 보코딩/클럭 분배부(70)는 클럭수신/발생기(71), 클럭분주기(72), 보코딩 입력제어회로(73), 음성메모리(74) 및 병/직렬 변환ㆍ서브하이웨이 선택부(75)로 연결구성되며, 테스트/모니터부(80)는 모드선택부(81), 채널선택ㆍ표시부(82), 디지탈/아날로그 변환부(83) 및 아날로그 출력부(84)로 연결구성된다. 버스정합회로(51)는 전전자 교환기의 자동호 분배기(ACD)로부터 공급되는 음성출력정보(전화번호 정보) 및 채널정보를 수신하여 CPU(52)측으로 출력하고, CPU(52)는 버스정합회로(51)로부터 공급된 음성출력정보 및 채널정보를 녹음내용단위로 편집하여 메모리부(61)측으로 출력한다. 이때, CPU(52)는 버스정합회로(51)로부터의 정보를 메모리부(61)측으로 출력하고 자동호 분배기(ACD)로부터 새로이 공급되는 정보를 수신하기 위해 대기한다. 메모리부(61)는 CPU(52)의 동작시에 사용하기 위한 메모리와, CPU(52)와 마이크로 프로세서(62)간에 입출력되는 정보를 저장하기 위한 양방향 RAM을 구비한다.As shown in FIG. 2, the speech sum growth value of the present invention is the bus matching / main control unit 50, the memory / vocoding control unit 60, the vocoding / clock distribution unit 70, and the test / monitor. It is provided with a portion (80). The bus matching / main control unit 50 is connected to the bus matching circuit 51 and the CPU 52, and the memory / vocoding control unit 60 includes the memory unit 61, the microprocessor 62, and the clock reception / minute. The main unit 63 and the memory unit 64 are connected to each other, and the vocoding / clock distribution unit 70 includes a clock receiver / generator 71, a clock divider 72, a vocoding input control circuit 73, and voice. And a memory 74 and a parallel / serial conversion / subhighway selection unit 75. The test / monitor unit 80 includes a mode selection unit 81, a channel selection / display unit 82, and a digital / analog conversion unit. And an analog output unit 84. The bus matching circuit 51 receives voice output information (telephone number information) and channel information supplied from an automatic call splitter (ACD) of an electronic switchboard and outputs them to the CPU 52 side, and the CPU 52 receives a bus matching circuit. The audio output information and the channel information supplied from (51) are edited in recording content units and output to the memory unit 61 side. At this time, the CPU 52 outputs the information from the bus matching circuit 51 to the memory unit 61 side and waits for receiving newly supplied information from the automatic call splitter ACD. The memory unit 61 includes a memory for use in the operation of the CPU 52 and a bidirectional RAM for storing information input and output between the CPU 52 and the microprocessor 62.
마이크로 프로세서(62)는 CPU(52)가 메모리부(61)의 양방향 RAM에 저장한 음성출력정보 및 채널정보를 읽어들여 룩 업 테이블(look up table) 방식에 의해 디코딩(decoding)하여 만든 상위 어드레스를 메모리부(64)측으로 출력한다. 메모리부(64)는 마이크로 프로세서(62)의 동작시에 사용하기 위한 메모리와, 마이크로 프로세서(62)와 보코딩 입력제어회로(73)간에 입출력되는 데이타를 저장하였다가 전달하기 위한 양방향 RAM을 구비한다. 클럭수신/분주부(63)는 클럭분주기(72)로부터 공급된 클럭을 수신하여 마이크로 프로세서(62)에서 필요로 하는 클럭과 메모리부(64)에서 필요로 하는 클럭을 공급한다. 보코딩 입력제어회로(73)는 마이크로 프로세서(62)가 메모리부(64)의 양방향 RAM에 저장한 상위 어드레스를 클럭분주기(72)로부터의 클럭에 의해 주기적으로 래치하여 음성메모리(74)의 상위 어드레스단측으로 출력한다. 또한, 클럭분주기(72)로부터의 클럭은 음성메모리(74)의 하위 어드레스단측으로 공급된다. 음성메모리(74)는 PCM 음성데이타를 저장하는 메모리와, 주기적으로 서브하이웨이 및 채널을 선택하는 주변회로를 구비하고 있는데, 보코딩 입력제어회로(73)로부터의 상위 어드레스와 클럭분주기(72)로부터의 하위 어드레스에 의해 어드레싱되는 해당 PCM 음성데이타를 병/직렬 변환ㆍ서브하이웨이 선택부(75)측으로 출력한다.The microprocessor 62 reads voice output information and channel information stored in the bidirectional RAM of the memory unit 61 by the CPU 52, and decodes them by a look up table method. Is output to the memory unit 64 side. The memory unit 64 includes a memory for use in the operation of the microprocessor 62 and a bidirectional RAM for storing and transferring data input / output between the microprocessor 62 and the vocoding input control circuit 73. do. The clock receiver / splitter 63 receives a clock supplied from the clock divider 72 and supplies a clock required by the microprocessor 62 and a clock required by the memory 64. The vocoding input control circuit 73 periodically latches the upper address stored by the microprocessor 62 in the bidirectional RAM of the memory unit 64 by the clock from the clock divider 72, thereby causing the voice memory 74 to be locked. Output to the upper address stage. In addition, the clock from the clock divider 72 is supplied to the lower address end side of the audio memory 74. The voice memory 74 has a memory for storing PCM voice data and peripheral circuits for periodically selecting subhighways and channels. The upper memory and the clock divider 72 from the vocoding input control circuit 73 are provided. The PCM audio data addressed by the lower address from the output is output to the parallel / serial conversion / subhighway selector 75 side.
병/직렬 변환ㆍ서브하이웨이 선택부(75)는 음성메모리(74)로부터 병렬로 공급되는 PCM 음성데이타를 직렬로 변환하여 음성메모리(74)의 주변회로가 선택한 서브하이웨이 및 채널을 통해 전전자 교환기의 자동호 분배기(ACD)측으로 출력한다. 클럭수신/발생기(71)는 전전자 교환기로부터 인가되는 클럭을 수신하여 발생한 클럭을 클럭분주기(72)측으로 출력하고, 클럭분주기(72)는 공급된 클럭을 분주하여 클럭수신/분주부(63), 보코딩 입력제어회로(73) 및 음성메모리부(74)측으로 공급된다. 테스트/모니터부(80)는 PCM 음성데이타의 정상 출력 여부를 시험 및 감시하는데, 모드선택부(81)는 선택된 시험 모드 또는 모니터링 모드에 관한 정보를 마이크로 프로세서(62)와 채널선택ㆍ표시부(82)측으로 출력한다.The parallel / serial conversion / subhighway selector 75 converts the PCM voice data supplied in parallel from the voice memory 74 in series, and converts the PCM voice data in series, through the subhighways and channels selected by the peripheral circuits of the voice memory 74. Output to the automatic call splitter (ACD) side of the. The clock receiver / generator 71 receives a clock applied from an electronic switch, and outputs a clock generated to the clock divider 72. The clock divider 72 divides the supplied clock to provide a clock receiver / divider ( 63), the vocoding input control circuit 73 and the voice memory section 74 are supplied. The test / monitor unit 80 tests and monitors whether or not the PCM audio data is normally output. The mode selector 81 sends information about the selected test mode or monitoring mode to the microprocessor 62 and the channel selection / display unit 82. To the () side.
채널선택ㆍ표시부(82)는 감시 및 시험할 채널을 선택하고 그 상태를 운용자가 시각적으로 확인할 수 있도록 표시한다. 디지탈/아날로그 변환부(83)는 병/직렬 변환ㆍ서브하이웨이 선택부(75)로부터 자동호 분배기(ACD)측으로 출력되는 PCM 음성데이타중 선택된 채널의 PCM 음성데이타를 아날로그 신호로 변환하여 아날로그 출력부(84)측으로 출력한다. 아날로그 출력부(84)는 헨드셋과의 정합을 하기 위한 부분으로, 디지탈/아날로그 변환부(83)로부터 공급된 아날로그 신호를 헨드셋측으로 출력함으로써 운용자가 음성신호를 감청 시험할 수 있게 한다.The channel selection / display section 82 selects a channel to be monitored and tested, and displays the state so that the operator can visually confirm it. The digital / analog converter 83 converts the PCM voice data of the selected channel among the PCM voice data output from the parallel / serial conversion / subhighway selector 75 to the automatic call splitter (ACD) and converts it into an analog signal. Output to (84) side. The analog output unit 84 is a part for matching with the handset, and outputs the analog signal supplied from the digital / analog converter 83 to the handset side so that the operator can test the audio signal.
이상 설명한 바와 같이, 본 발명은 부정기적인 작업과 주기적인 작업을 CPU(52)와 마이크로 프로세서(62)가 각기 분할하여 처리하고 있는 바, CPU(52)가 전전자 교환기의 자동호 분배기(ACD)로부터 랜덤하게 공급되는 채널정보 및 음성출력정보를 수신하는 부정기적인 작업을 수행하고, 마이크로 프로세서(62)가 음성메모리(74)로부터 주기적으로 음성데이타를 출력하는 주기적인 작업을 수행하므로, 서비스 채널수가 증가하더라도 CPU(52)와 마이크로 프로세서(62)의 부하를 감소시킬 수 있어 음성합성장치 유니트당 128채널 이상에 대해 음성서비스를 제공할 수 있게 된다. 또한, 마이크로 프로세서(62)의 데이타를 변경함으로써 음성편집 내용을 변경가능하고, 마이크로 프로세서(62)와 CPU(52)의 부하를 감소시킬 수 있어 음성메모리(74)의 음성데이타 저장 용량을 확장하더라도 마이크로 프로세서(62)가 메모리부(64)와 보코딩 입력제어부(73)를 경유하여 음성메모리(74)를 충분히 억세스할 수 있으므로 음성메모리(74)의 음성데이타를 32초 이상 출력하게 된다.As described above, in the present invention, the CPU 52 and the microprocessor 62 divide and process irregular and periodic tasks, respectively, and the CPU 52 controls the automatic call distributor (ACD) of the electronic switchboard. Since the microprocessor 62 performs the periodic operation of receiving the channel information and the voice output information randomly supplied from the voice processor, and periodically outputs the voice data from the voice memory 74, the number of service channels Even if it increases, the load of the CPU 52 and the microprocessor 62 can be reduced, so that the voice service can be provided for more than 128 channels per voice synthesis unit. In addition, the contents of the voice edit can be changed by changing the data of the microprocessor 62, and the load on the microprocessor 62 and the CPU 52 can be reduced, so that the voice data storage capacity of the voice memory 74 can be expanded. Since the microprocessor 62 can sufficiently access the voice memory 74 via the memory unit 64 and the vocoding input control unit 73, the voice data of the voice memory 74 is output for 32 seconds or more.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026295A KR960003110B1 (en) | 1992-12-29 | 1992-12-29 | Voice synthesis apparatus for an electronic switching system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026295A KR960003110B1 (en) | 1992-12-29 | 1992-12-29 | Voice synthesis apparatus for an electronic switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017618A KR940017618A (en) | 1994-07-27 |
KR960003110B1 true KR960003110B1 (en) | 1996-03-04 |
Family
ID=19347444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920026295A KR960003110B1 (en) | 1992-12-29 | 1992-12-29 | Voice synthesis apparatus for an electronic switching system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960003110B1 (en) |
-
1992
- 1992-12-29 KR KR1019920026295A patent/KR960003110B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940017618A (en) | 1994-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0836351A2 (en) | ISDN interface unit | |
US4491693A (en) | Key telephone system and method of setting operating data in the key telephone system | |
US7167725B1 (en) | Music reproducing apparatus, music reproducing method and telephone terminal device | |
KR960003110B1 (en) | Voice synthesis apparatus for an electronic switching system | |
US5287350A (en) | Sub-rate time switch | |
US6532278B2 (en) | Announcement device with virtual recorder | |
KR960009922B1 (en) | Voice response service system | |
KR970002676B1 (en) | Karaoke system and its control method | |
KR950004424B1 (en) | Time division multiplexing switching apparatus | |
KR970003094B1 (en) | Speech synthesizing control device | |
JPH06169299A (en) | Transmission line monitor system | |
KR910000377B1 (en) | Automatic arrangements for answering calls | |
KR920005012B1 (en) | Signalling service functions testing method | |
KR0143058B1 (en) | Sub-highway monitoring device for an exchanger | |
KR100290182B1 (en) | Method and apparatus for checking speech path for wireless local loop system | |
KR100222677B1 (en) | Clock stabilization circuit | |
JP2977345B2 (en) | Audible sound signal variable method in automatic exchange | |
KR100298337B1 (en) | Voice servicing device of switching system | |
KR950005805B1 (en) | Isdn adaptor circuit for personal computer | |
KR100460631B1 (en) | Apparatus of Announcing Voice in the Electronic Switching System | |
KR100486546B1 (en) | Highway expansion apparatus for key phone system and operation method thereof | |
JPH0686376A (en) | Digital tone generating circuit | |
CN100417163C (en) | Method for generating prompting sound of exchange system | |
JP3735795B2 (en) | Communication path switching device for digital exchange | |
KR960010885B1 (en) | Paging channel matching device in full electronic exchanger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110303 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |