KR960002118Y1

KR960002118Y1 - Automatic power interrupting circuit for terminal

Info

Publication number: KR960002118Y1
Application number: KR2019900015602U
Authority: KR
Inventors: 김정훈
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1990-10-12
Filing date: 1990-10-12
Publication date: 1996-03-14
Also published as: KR920008260U

Abstract

내용 없음.No content.

Description

Automatic shut-off circuit of computer terminal

첨부한 도면은 본 고안의 컴퓨터 단말기의 전원 자동 차단회로도이다.The accompanying drawings are diagrams showing the automatic power off circuit of the computer terminal of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 클럭 발생부 2 : 올림카운터부1: Clock generator 2: Roundup counter

3 : 시간설정 딥스위치부 4 : 릴레이 구동부3: time setting dip switch unit 4: relay driving unit

5 : 전원 변환부5: power conversion unit

본 고안은 전원 자동 차단회로에 관한 것으로, 특히 컴퓨터 단말기를 일정시간 동안 사용하지 않으면 컴퓨터 단말기의 입력전원을 자동으로 차단하여 브라운관의 수명연장 및 전력소비를 줄이는데 적당하도록 하는 컴퓨터 단말기의 전원 자동 차단회로에 관한 것이다.The present invention relates to an automatic power off circuit, and in particular, an automatic power off circuit of a computer terminal, which is suitable for reducing the life span and power consumption of a CRT by automatically shutting off the input power of the computer terminal when the computer terminal is not used for a certain time. It is about.

종래의 컴퓨터 단말기는 입력전원을 연결하면 전원이 항상 단말기에 인가되어 다시 스위치를 차단할 때까지 컴퓨터 단말기가 켜진 상태를 유지하였다.In the conventional computer terminal, when the input power is connected, the power is always applied to the terminal, and the computer terminal is turned on until the switch is cut off again.

따라서, 이와 같은 종래의 컴퓨터 단말기 전원 공급장치에 있어서는 컴퓨터 단말기가 스위치를 차단할 때까 켜진 상태를 유지하기 때문에 필요없는 전력소비가 발생되고, 브라운관의 수명이 짧아지는 결함이 있었다.Therefore, in such a conventional computer terminal power supply, since the computer terminal remains turned on until the switch is shut off, unnecessary power consumption occurs and the life of the CRT is shortened.

본 고안은 이와 같은 종래의 결함을 감안하여, 컴퓨터를 설정된 소정시간 이상 사용하지 않는 경우에 그를 검출하고, 그 검출신호에 의해 컴퓨터 단말기의 입력전원을 자동으로 차단하여 필요없는 전력소모를 방지하고, 브라운관의 수명을 연장하는 컴퓨터 단말기의 전원 자동 차단회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention, in view of such a conventional defect, detects when the computer is not used for a predetermined time or more, and by using the detection signal automatically cuts off the input power of the computer terminal to prevent unnecessary power consumption, An automatic power cut-off circuit of a computer terminal extending the life of the CRT is devised, which will be described in detail with reference to the accompanying drawings.

첨부한 도면은 본 고안의 컴퓨터 단말기의 전원 자동 차단회로도로서, 이에 도시한 바와 같이 교류전원(AC)을 트랜스포머(T1)를 통해 강압하고 다이오드(D1)를 통해 정류하여 각부에 전원전압(Vcc)을 공급하는 전원변환부(5)와, 상기 전원전압(Vcc) 인가시 소정주기의 클럭신호를 발생하는 클럭 발생부(1)와, 키입력(Ki)에 의해 저전위의 리세트신호를 출력하는 낸드게이트(NAND1)와, 상기 낸드게이트(NAND1)에서 출력되는 저전위의 리세트신호에 의해 리세트 제어를 받고, 상기 클럭 발생부(1)에서 출력되는 클릭신호를 입력받아 카운트하는 올림 카운터부(2)와, 딥(Dip) 스위치의 선택에 의해 시간을 설정하는 시간설정 딥스위치부(3)와, 상기 올림 카운터부(2)의 카운트 출력신호(Q1∼Q12)를 상기 시간설정 딥스위치부(3)의 시간설정 출력신호(01∼012)와 배타적 노아게이트(XNOR1∼XNOR12)를 통해 각기 배타적 노아 조합하고 그 배타적 노아게이트(XNOR1∼XNOR12)의 출력신호를 앤드게이트(ANDl)를 통해 앤드 조합하여 상기 카운트 출력신호(Q1∼Q12)가 상기 시간설정 출력신호(01∼012)와 동일하게 될때 고전위의 릴레이 구동 중지신호를 출력하는 릴레이 구동부(4)와, 상기 릴레이 구동부(4)의 릴레이 구동 중지신호를 인버터(I) 및 저항(R1)을 통해 인가받아 상기 교류전원(AC)이 단말기(CRT)에 입력되는 것을 차단하는 1회로 단접점 릴레이(RY)로 구성한 것으로, 상기 시간설정 딥스위치부(3)는 12개의 딥스위치로 구성되어 그 딥스위치의 선택에 따라 그에 대응하는 시간설정 출력신호(01∼012)가 고전위로 출력되게 구성되어 있다.The accompanying drawings is a circuit diagram of automatic power cut-off of the computer terminal of the present invention. As shown therein, AC power AC is stepped down through the transformer T1 and rectified through the diode D1 to supply power voltage Vcc to each part. Outputs a low potential reset signal by a power supply converting section 5 for supplying a?, A clock generating section 1 for generating a clock signal of a predetermined period when the power supply voltage Vcc is applied, and a key input Ki? A counter that receives reset control by a NAND gate NAND1 and a low potential reset signal output from the NAND gate NAND1, and receives and counts a click signal output from the clock generator 1. The time setting dipswitch 3, which sets the time by selecting the unit 2, the dip switch, and the count output signals Q1 to Q12 of the round-up counter 2 are set to the time setting dips. Exclusive no-gay with timed output signals 01-012 of the positioner 3 (XNOR1 to XNOR12), respectively, an exclusive NOR combination, and the output signal of the exclusive NOR gates (XNOR1 to XNOR12) through an AND gate ANDl, and the count output signal (Q1 to Q12) is the time setting output signal. Relay drive unit 4 which outputs a high potential relay drive stop signal when it becomes equal to (01 to 012), and relay drive stop signal of the relay drive unit 4 are applied through inverter I and resistor R1. It is composed of a one-circuit single-contact relay (RY) for blocking the AC power input to the terminal (CRT), the time setting dip switch unit 3 is composed of 12 dip switches, the dip switch According to the selection, the time setting output signals 01 to 012 corresponding thereto are output at high potential.

이와 같이 구성한 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effect of the present invention configured in this way in detail as follows.

전원스위치를 온하여 교류전원(AC)이 입력되면, 그 교류전원(AC)은 전원 변환부(5)의 트랜스포머(T1)에서 강압되고 다이오드(D1)에서 정류되어 각부에 전원전압(Vcc)에 공급된다.When the AC switch AC is input by turning on the power switch, the AC power AC is stepped down by the transformer T1 of the power converter 5 and rectified by the diode D1 to supply the power voltage Vcc to each part. Supplied.

이때 클럭 발생부(1)는 무안정(ASTABL'E) 멀티 바이브레이터로 안정된 동작없이 세트, 리세트주기가 반복되어 소정주기의 클럭신호를 계속 발생한다.At this time, the clock generator 1 is an unstable (ASTABL'E) multivibrator and the set and reset cycles are repeated without stable operation to continuously generate a clock signal of a predetermined cycle.

이와 같이 발생되어 출력되는 클럭신호를 올림 카운터부(2)에서 입력받아 그 클럭신호가 입력될 때마다 올림 카운트하여 카운트 출력신호(Q1∼Q12)를 출력하게 되는데, 키입력(Ki)이 있을 경우에 낸드게이트(NAND1)에서 저전위신호가 출력되므로, 그 저전위신호에 의해 올림 카운터부(2)가 리세트되어 처음부터 다시 올림카운트하게 된다.The clock signal generated and outputted as described above is inputted by the round-up counter unit 2, and each time the clock signal is input, the round-up count is output to output the count output signals Q1 to Q12. Since the low potential signal is output from the NAND gate NAND1, the raising counter unit 2 is reset by the low potential signal, and the counter is counted up again from the beginning.

이와 같이 올림 카운터부(2)에서 출력되는 카운트 출력신호(Q1∼Q12)는 릴레이 구동부(4)에 입력되어, 시간설정 딥스위치부(3)의 시간설정 출력신호(Q1∼Q12)와 비교된다. 일예로, 시간설정 딥스위치부(3)의 12개의 딥스위중 제1∼제10 딥스위치를 선택한 상태이면 그의 시간설정 출력신호(01∼010)가 고전위로 출력되고, 시간설정 출력신호(011, 012)가 저전위로 출력되는데, 상기 올림 카운터부(2)의 카운트 출력신호(Q1∼Q12)는 상기 시간설정 딥스위치부(3)에서 출력되고 있는 시간설정 출력신호(01∼012)와 배타적 노아게이트(XNOR1∼XNOR12)에서 각기 배타적 노아 조합되는 것에 의해 비교된다.In this way, the count output signals Q1 to Q12 output from the rounding counter 2 are input to the relay driver 4 and compared with the time setting output signals Q1 to Q12 of the time setting dip switch section 3. . For example, when the first to tenth dip switches of the twelve dip switches of the time setting dip switch unit 3 are selected, the time setting output signals 01 to 010 are output at high potential, and the time setting output signal 01 1 is selected. , 012 is output at a low potential, and the count output signals Q1 to Q12 of the rounding counter 2 are exclusive of the time setting output signals 01 to 012 outputted from the time setting dip switch section 3. Comparisons are made by combining exclusive NORs in the NOR gates XNOR1 to XNOR12.

따라서, 상기 올림 카운터부(2)의 카운트 출력신호(Q1∼Q12)가 상기 시간설정 딥스위치부(3)의 시간설정 출력신호(012∼01) "001111111111"와 같게 되지 않는 경우에는 배타적 노아게이트(XNOR1∼XNORl2)중 최소한 어느 하나에서 저전위신호가 출력되어, 앤드게이트(ANDl)에서 저전위신호가 출력된다.Therefore, when the count output signals Q1 to Q12 of the rounding counter section 2 do not become the same as the "001111111111" time setting output signals 012 to 01 of the time setting dip switch section 3, they are exclusive noar gates. The low potential signal is output at at least one of (XNOR1 to XNORl2), and the low potential signal is output at the AND gate ANDl.

결국, 상기 올림 카운터부(2)의 카운트 출력신호(Q1∼Q12)가 상기 시간설정 딥스위치부(3)의 시간설정 출력신호(01∼012)와 같게 되기 이전에 키입력(Ki)이 있는 경우에 올림 카운터부(2)는 상기와 같이 리세트되어 처음부터 다시 올림 카운트하게 되므로, 상기 앤드게이트(AND1)에서는 저전위신호가 출력되는 상태를 유지하게 된다.As a result, before the count output signals Q1 to Q12 of the rounding counter 2 become equal to the time setting output signals 01 to 012 of the time setting dip switch unit 3, there is a key input Ki. In this case, since the raising counter unit 2 is reset as described above and counts up again from the beginning, the AND gate AND1 maintains a state in which the low potential signal is output.

이와 같이 출력되는 저전위신호는 인버터(I)를 통해 고전위신호로 반전된 후 저항(R1)을 통해 1회로 단접점 릴레이(RY)의 코일(L1)에 인가되고, 이에 따라 그 릴레이(RY)가 구동상태를 유지하여 단락상태를 유지하므로 교류전원(AC)이 단말기(CRT)에 정상적으로 공급된다.The low potential signal output in this manner is inverted into a high potential signal through the inverter I and then applied to the coil L1 of the single-circuit single-contact relay RY through the resistor R1, and thus the relay RY. ) Maintains a driving state to maintain a short circuit state, so AC power is normally supplied to the terminal CRT.

그러나, 상기 올림 카운터부(2)에서 시간설정 딥스위치부(3)의 설정된 시간을 카운트할 때까지 키입력(Ki)이 없는 경우 즉, 올림 카운터부(2)의 카운트 출력신호(Q1∼Q12)가 시간설정 딥스위치부(3)의 시간설정 출력신호(01∼012)와 각기 같게될 경우에 배타적 노아게이트(XNOR1∼XNOR12)에서 모두 고전위신호가 출력되어, 앤드게이트(AND1)에서 릴레이 구동 중지신호인 고전위신호가 출력되고, 이 고전위신호는 인버터(I)를 통해 저전위신호로 반전된 후 저항(R1)을 통해 1회로 단접점 릴레이(RY)의 코일(L1)에 인가되어 그 릴레이(RY)의 구동이 중지되고, 이에 따라 그 릴레이(RY)의 스위치가 개방상태를 유지하여, 교류전원(AC)이 단말기(CRT)에 인가되는 것을 차단하게 된다.However, if there is no key input Ki until the rounding counter section 2 counts the set time of the time setting dip switch section 3, that is, the count output signal Q1 to Q12 of the rounding counter section 2; ) Becomes the same as the time setting output signals 01 to 012 of the time setting dip switch unit 3, respectively, the high potential signal is output from the exclusive NOR gates XNOR1 to XNOR12, and the relay is connected to the AND gate AND1. A high potential signal, which is a driving stop signal, is output, and the high potential signal is inverted to a low potential signal through the inverter I and applied to the coil L1 of the single-circuit single-contact relay RY through the resistor R1. As a result, the driving of the relay RY is stopped, whereby the switch of the relay RY is kept in an open state, thereby preventing the AC power source AC from being applied to the terminal CRT.

이상에서 상세히 설명한 바와 같이 본 고안은 컴퓨터 단말기를 일정시간 동안(스위치 설정에 의해 조절가능) 사용하지 않으면 자동으로 교류전원이 차단되어 브라운관의 수명을 연장하고 필요없는 전력소비를 줄일 수 있으며, 다시 키보드에서 어떠한 신호라도 입력하면 자동으로 교류전원이 연결되어 메인스위치를 온/오프할 필요가 없는 효과를 얻게 된다.As described in detail above, the present invention automatically cuts off AC power when the computer terminal is not used for a certain period of time (adjustable by switch setting), thereby extending the life of the CRT and reducing unnecessary power consumption. If you input any signal at, AC power is automatically connected and you do not need to turn on / off the main switch.

Claims

(Correct) The clock generator 1 for generating a clock signal of a predetermined period, the NAND gate NAND1 for outputting the reset signal by the key input Ki, and the reset output from the NAND gate NAND1. A raising counter unit 2 for receiving the reset control by the signal and counting the clock signal of the clock generator 1, and a time setting dip switch unit 3 for setting a time by selecting a dip switch; The relay drive stop signal when both signals are equal to each other by comparing the count output signals Q1 to Q12 of the raising counter unit 2 with the time setting output signals 01 to 012 of the time setting dip switch unit 3. The single-circuit single-contact relay RY for stopping the AC power applied to the terminal CRT by stopping driving by the relay driving unit 4 for outputting the signal and the relay driving stop signal of the relay driving unit 4. Power ruler of the computer terminal, characterized in that consisting of Blocking circuit.

(New) The relay driving unit 4 according to claim 1, wherein the relay drive unit 4 outputs the count output signals Q1 to Q12 of the round-up counter unit 2 and the time setting output signals 01 to 012 of the time setting dip switch unit 3, respectively. Automatic shut-off of a computer terminal, comprising exclusive exclusive gates (XNOR1 to XNOR12) for combining exclusive NOR and AND gate (AND1) for and combining the output signals of the exclusive Noa gates (XNOR1 to XNOR12). Circuit.