KR960002104B1 - Amorphous silicon tft with non-crossed electrodes array - Google Patents
Amorphous silicon tft with non-crossed electrodes array Download PDFInfo
- Publication number
- KR960002104B1 KR960002104B1 KR1019880014302A KR880014302A KR960002104B1 KR 960002104 B1 KR960002104 B1 KR 960002104B1 KR 1019880014302 A KR1019880014302 A KR 1019880014302A KR 880014302 A KR880014302 A KR 880014302A KR 960002104 B1 KR960002104 B1 KR 960002104B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- amorphous silicon
- thin film
- silicon thin
- gate electrode
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 12
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 3
- 229910017875 a-SiN Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Abstract
Description
제1도는 종래기술에 의한 비정질 규소 박막트랜지스터의 배열구조를 나타낸 단면도.1 is a cross-sectional view showing an arrangement of an amorphous silicon thin film transistor according to the prior art.
제2도는 제1도의 비정질 규소 박막트랜지스터가 액정 디스플레이에 사용된 일예를 나타낸 단면도.2 is a cross-sectional view showing an example in which the amorphous silicon thin film transistor of FIG. 1 is used in a liquid crystal display.
제3도는 제2도의 비정질 규소 박막트랜지스터의 상부기판 평면도.3 is a plan view of the upper substrate of the amorphous silicon thin film transistor of FIG.
제4도는 본 발명에 의한 비정질 규소 박막트랜지스터의 배열구조를 나타낸 단면도.4 is a cross-sectional view showing an arrangement of an amorphous silicon thin film transistor according to the present invention.
제5도는 제4도의 비정질 규소 박막트랜지스터가 액정 디스플레이에 사용된 일예를 나타낸 단면도.FIG. 5 is a cross-sectional view showing an example in which the amorphous silicon thin film transistor of FIG. 4 is used in a liquid crystal display. FIG.
제6도는 제5도의 비정질 규소 박막트랜지스터의 상부기판 평면도.FIG. 6 is a plan view of the upper substrate of the amorphous silicon thin film transistor of FIG.
제7도는 본 발명에 의한 상부기판 제작공정의 일례를 나타낸 제작공정도.7 is a manufacturing process diagram showing an example of the upper substrate manufacturing process according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,1' : 유리기판 2 : 게이트전극1,1 ': glass substrate 2: gate electrode
3 : a-SiN : H막 3 : a-Si : H막3: a-SiN: H film 3: a-Si: H film
5 : N+ a-Si : H막 6 : 드레인전극5: N + a-Si: H film 6: drain electrode
7 : 소오스전극 8,8' : 투명전도막7:
9,9' : 배향막 10 : 칼라필터9,9 ': alignment film 10: color filter
11 : 액정 12 : 블랙매트릭스11: liquid crystal 12: black matrix
13,13' : 편광판 21 : 화소13,13 ': polarizer 21: pixel
A :접촉구A: Contact hole
본 발명은 액정 디스플레이용 비정질 규소 박막트랜지스터의 배열구조에 관한 것으로, 특히 그 박막트랜지스터의 전극이 서로 교차하지 않는 배열구조를 가진 비정질 규소 박막트랜지스터에 관한 것이다.The present invention relates to an arrangement of an amorphous silicon thin film transistor for a liquid crystal display, and more particularly to an amorphous silicon thin film transistor having an arrangement in which electrodes of the thin film transistor do not cross each other.
종래기술에 의한 비정질 규소 박막트랜지스터의 배열구조는 제1도에 도시된 바와 같이 하부기판에 게이트전극(2)과 소오스전극(7)을 서로 교차하게 배열시키고, 드레인전극(6)을 투명전도막(도시생략)과 연결시켜 상부기판의 공통전극인 투명전도막과 축전기를 형성하도록 구성되어 있다.In the arrangement of the amorphous silicon thin film transistor according to the prior art, the
상기의 비정질 규소 박막트랜지스터가 액정 디스플레이에 사용된 일예를 제2도에 나타낸다.An example in which the amorphous silicon thin film transistor is used in the liquid crystal display is shown in FIG.
게이트전극(2)은 주사신호를 보내는 전극으로 사용되고 소오스전극(7)은 영상신호를 보내는 전극으로 사용되며, 게이트전극(2)에 전압이 인가되면 소오스전극(7)과 드레인전극(6)의 전위가 같아지므로 그 드레인전극(6)에 연결된 하부기판의 투명전도막(8)과 접지상태인 상부기판의 투명전도막(8') 사이에 전기장이 형성된다. 즉, 선택된 투명전도막(8,8') 사이의 액정배열이 변화하여 선택된 칼라필터(10)로 빛이 통과하게 되고, 게이트전극(2) 또는 소오스전극(7)중에서 어느 하나라도 전압이 가해지지 않으면 액정배열이 변화하지 않을 뿐만 아니라 빛이 통과하지 않으므로 빛이 통과한 화소(21)들과 빛이 통과하지 못한 화소(21)들이 조합되어 하나의 화상을 이루게 된다.The
상술한 바와 같이, 종래의 비정질(이하"a-"로 약칭함) 규소 박막트랜지스터 배열에서는 a-SiNx: H막을 절연층으로 하여 게이트전극과 소오스전극이 서로 교차하므로 a-SiNx: H막의 핀홀로 인하여 게이트전극과 소오스전극이 합선되어 박막트랜지스터가 작동되지 않는 경우가 종종 발생하여 수율이 떨어지게 되고, 많은 갯수의 비정질 규소 박막트랜지스터를 배열시키는 경우에 게이트전극과 소오스전극이 서로 교차하는 지점이 더욱 더 많아져서 수율이 더욱 떨어지는 단점이 있었다.As it described above, (hereinafter abbreviated as "a-") of the conventional amorphous silicon thin film transistors arranged in a-SiN x: H film, so the gate electrode and the source electrode cross each other with an insulating layer a-SiN x: H film, Due to the pinhole, the gate electrode and the source electrode are short-circuited, and thus the thin film transistor is often inoperable, resulting in a decrease in yield. More and more, there was a disadvantage that the yield is even lower.
본 발명의 목적은 상기한 종래기술의 문제점을 해소하는 게이트전극과 소오스전극이 서로 교차하지 않는 배열구조를 가진 비정질 규소 박막트랜지스터를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an amorphous silicon thin film transistor having an arrangement structure in which a gate electrode and a source electrode do not cross each other.
상기한 목적을 달성하기 위하여, 본 발명은 게이트전극(2)과 소오스전극(7)이 서로 교차하지 않도록 소오스전극(7)을 게이트전극(2)과 평행하게 끌어내어 공통전극인 접지로 하고, 칼라필터(10)가 부착되어 있는 상부기판의 투명전도막(8')과 블랙매트릭스(12)를 영상신호용 전극으로 배열한 구조를 갖는 비정질 규소 박막트랜지스터를 제공한다.In order to achieve the above object, the present invention draws the
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
본 발명의 비정질 규소 박막트랜지스터의 배열구조는 제4도에 나타낸 바와 같이, 소오스전극(7)을 게이트전극(2)과 평행하게 끌어내어 공통전극으로 하고, 상부기판의 투명전도막(8')과 콘트라스트를 좋게 하기 위하여 사용하던 블랙매트릭스(12)를 영상신호 송신용 전극으로 사용하는 구조이다.In the arrangement of the amorphous silicon thin film transistor of the present invention, as shown in FIG. 4, the
제5도는 본 발명 의한 배열구조를 가진 비정질 규소 박막트랜지스터가 액정 디스플레이에 사용된 일예의 단면도로서, 게이트전극(2)이 주사신호를 보내는 전극으로 사용되고, 소오스전극(7)이 공통전극(접지)으로 사용되며, 영상신호를 보내는 전극은 칼라필터(10)가 있는 상부기판에 형성시킨 투명전도막(8')과 블랙매트릭스(12)를 이용한 전극이다. 즉, 게이트전극(2)에 전압이 가해지면 드레인전극(6)은 소오스전극(7)과 전위가 같아져서 접지상태가 된다. 이때 상부기판의 영상신호용 전극인 투명전도막(8')과 블랙매트릭스(12)에 전압이 가해지면 상,하부 기판의 선택된 투명전도막(8') 사이에 전기장이 형성되어 액정의 배열상태가 변화하고, 따라서 선택된 칼라필터(10)로 빛이 통과하게 된다. 또한 하부기판의 게이트전극(2)이나 상부기판의 영상신호용 전극인 투명전도막(8')과 블랙매트릭스(12)중에 어느 하나라도 전압이 인가되지 않으면 액정의 배열상태가 변화하지 않아 빛이 통과하지 못한다. 그러므로 빛이 통과한 칼라필터(10)와 빛이 통과하지 못한 칼라필터(10)가 조합되어 하나의 화상을 이루게 되는 것이다.5 is a cross-sectional view of an example in which an amorphous silicon thin film transistor having an array structure according to the present invention is used in a liquid crystal display, wherein the
제6도는 본 발명에 의한 비정질 규소 박막트랜지스터의 상부기판 평면도이며, 제7도는 상부기판을 제작하기 위한 공정을 나타낸 것으로, 먼저 유리기판(1') 위에 블랙매트릭스(12)로 사용되는 크롬을 증착하여 패터닝하고(제7a도 참조). 가염성 감광막을 도포하여 패터닝작업과 염색작업을 하며 (동도면(b) 참조), 투명전도막(8')을 증착한 후 패터닝하여 블랙매트릭스(12)와 함께 상부기판에 영상신호용 전극을 형성시키는 공정(동도면(c) 참조)이 이루어진다.FIG. 6 is a plan view of the upper substrate of the amorphous silicon thin film transistor according to the present invention, and FIG. 7 shows a process for manufacturing the upper substrate. First, chromium used as the
상술한 바와 같이 본 발명에 의한 비정질 규소 박막트랜지스터의 배열구조는 게이트전극과 소오스전극이 교차하지 않고, 영상신호를 보내는 전극을 상부기판에 배치한 구조로 게이트전극과 소오스전극이 교차하지 않으므로서 트랜지스터의 불량을 막아 수율을 높일 수 있는 효과가 있다.As described above, the array structure of the amorphous silicon thin film transistor according to the present invention has a structure in which the gate electrode and the source electrode do not intersect and the electrode which sends the image signal is arranged on the upper substrate, so that the gate electrode and the source electrode do not cross. It is effective in preventing yield defects and increasing the yield.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880014302A KR960002104B1 (en) | 1988-10-31 | 1988-10-31 | Amorphous silicon tft with non-crossed electrodes array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880014302A KR960002104B1 (en) | 1988-10-31 | 1988-10-31 | Amorphous silicon tft with non-crossed electrodes array |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900007115A KR900007115A (en) | 1990-05-09 |
KR960002104B1 true KR960002104B1 (en) | 1996-02-10 |
Family
ID=19278938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880014302A KR960002104B1 (en) | 1988-10-31 | 1988-10-31 | Amorphous silicon tft with non-crossed electrodes array |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960002104B1 (en) |
-
1988
- 1988-10-31 KR KR1019880014302A patent/KR960002104B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900007115A (en) | 1990-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
KR100209281B1 (en) | Lcd and its fabrication method | |
KR100291228B1 (en) | A liquid-crystal panel | |
US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
JP4030178B2 (en) | Active matrix display device | |
KR100314200B1 (en) | Liquid crystal display | |
JP3145931B2 (en) | Thin film transistor | |
JPH06130418A (en) | Active matrix substrate | |
EP0271313A2 (en) | Liquid crystal display device | |
JP2758410B2 (en) | Matrix type display device | |
US5875009A (en) | Sequential staggered type thin film transistor | |
KR960002104B1 (en) | Amorphous silicon tft with non-crossed electrodes array | |
JP3591674B2 (en) | Liquid crystal display | |
KR100623443B1 (en) | Multi-Domain Liquid Crystal Display Device | |
JP3164987B2 (en) | Active matrix type liquid crystal display | |
JPS63101832A (en) | Active matrix liquid crystal display device | |
JP3113480B2 (en) | Liquid crystal display | |
KR20060051838A (en) | Liquid crystal display device | |
JP3124025B2 (en) | Liquid crystal display | |
JP2677248B2 (en) | Active matrix liquid crystal display panel | |
KR100282331B1 (en) | In-plane switching mode liquid crystal device | |
JP2851305B2 (en) | Liquid crystal display | |
JPH0887031A (en) | Liquid crystal display | |
JPH0769548B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080131 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |