KR960002001A - ROM code verification device - Google Patents

ROM code verification device Download PDF

Info

Publication number
KR960002001A
KR960002001A KR1019940014888A KR19940014888A KR960002001A KR 960002001 A KR960002001 A KR 960002001A KR 1019940014888 A KR1019940014888 A KR 1019940014888A KR 19940014888 A KR19940014888 A KR 19940014888A KR 960002001 A KR960002001 A KR 960002001A
Authority
KR
South Korea
Prior art keywords
signal
byte data
pad
output
data signal
Prior art date
Application number
KR1019940014888A
Other languages
Korean (ko)
Other versions
KR970005647B1 (en
Inventor
김성곤
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940014888A priority Critical patent/KR970005647B1/en
Publication of KR960002001A publication Critical patent/KR960002001A/en
Application granted granted Critical
Publication of KR970005647B1 publication Critical patent/KR970005647B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Storage Device Security (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 더미 셀을 부가하지 않고 기존 프로그램 제어장치 코어(Core)의 주소 및 데이타 버스와 제어 신호들을 이용 간단한 회로를 구성함으로써 내부 ROM의 동작 확인과 원하는 ROM 주소의 프로그램된 데이타값을 출력하는 기능을 갖는 ROM 코드 검증 장치에 관한 것으로, 부가회로 증가에 따라 발생하는 실리콘 영역 손실을 방지하며, 효과적으로 ROM 셀의 동작확인 및 ROM 코드를 검증하는 효과가 있다.The present invention functions to check the operation of the internal ROM and output the programmed data value of the desired ROM address by constructing a simple circuit using the address, data bus and control signals of the existing program controller Core without adding a dummy cell. The present invention relates to a device for verifying a ROM code, which prevents silicon area loss caused by an increase in an additional circuit, and effectively checks the operation of the ROM cell and verifies the ROM code.

Description

롬(ROM) 코드 검증 장치ROM code verification device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도는 본 발명에 따른 ROM 코드 검증 장치의 블럭도.1 is a block diagram of a ROM code verification apparatus according to the present invention.

Claims (1)

마이크로프로그램 제어장치의 롬(ROM) 코드 검증 장치에 있어서 ; 리셋신호(8), 어드레스 스트로우브 신호(9), 프로그램 리드(read) 스토우브 신호(14)를 각각 입력받고, 프로그램 카운터의 로우 바이트 데이타 신호(16)를 입력받아 내부 어드레스 버스(11)에 래치(latch)시킨 후 출력하며, 해당 어드레스에 대해 구해진 코드 값을 입력받아 출력하는 중앙처리장치(B) ; 정상 동작일 때 프로그램 카운터의 하이 바이트 데이타 신호(7)를 출력하는 제1PAD(E) ; 정상 동작일 때 명령어의 입력값을 받아들이고 프로그램 카운터의 로우 바이트 데이타 신호(16)을 출력하며, 상기 중앙처리장치(B)로부터 코드값을 입력받아 출력하는 제2PAD(F) ; 상기 제1PAD(E)로부터 출력되는 하이 바이트 데이타 신호(7)를 일시 기억한 후 출력하는 제1포트(port), (C) ; 상기 제2PAD(F)로부터 출력되는 로우 바이트 데이타 신호(16)를 일시 기억한 후 출력하는 제2포트(D) ; 상기 중앙처리장치(B)로 입력 리셋신호(8)를 처음부터 하이레벨로 계속 유지시켜 중앙처리장치(B)의 입출력 하이 바이트 어드레스 신호(10)을 차단하고 제1PAD(E)의 하이 바이트 데이타 신호(7)를 출력하는 제1논리수단(G) ; 상기 제1논리수단(G)으로부터 하이 바이트 데이타 신호(7)를 입력받고 상기 중앙처리장치(B)로부터 로우 바이트 데이타 신호(16)를 입력받아 선택 인에이블 신호(1) 및 출력 인에이블 신호(2)에 의해 해당 어드레스에 대하여 구해진 코드 값을 상기 중앙처리장치(B)도 출력하는 ROM(A) ; 상기 중앙처리장치(B)로부터 출력되는 ROM 코드 데이타 신호를 입력받아 상기 제2포트(D)를 거치지 않고 바로 데이타 출력 신호(15)를 경유하여 제2PAD(F)에 원하는 코드 값이 출력되도록 하는 제2논리수단(H) ; 을 포함하여 이루어지는 것을 특징으로 하는 롬(ROM) 코드 검증 장치.In the ROM code verification device of the microprogram control device; The reset signal 8, the address strobe signal 9, and the program read stove signal 14 are input, respectively, and the low byte data signal 16 of the program counter is input to the internal address bus 11. A central processing unit (B) for outputting after latching and receiving a code value obtained for a corresponding address; A first PAD (E) for outputting the high byte data signal 7 of the program counter in the normal operation; A second PAD (F) which receives an input value of an instruction in normal operation, outputs a low byte data signal 16 of a program counter, and receives a code value from the central processing unit B; First ports (C) for temporarily storing the high byte data signal (7) output from the first PAD (E) and then outputting the temporary data; A second port (D) for temporarily storing and outputting the low byte data signal (16) output from the second PAD (F); The central processing unit B keeps the input reset signal 8 at a high level from the beginning to block the input / output high byte address signal 10 of the central processing unit B and the high byte data of the first PAD (E). First logic means (G) for outputting a signal (7); The high byte data signal 7 is input from the first logic means G and the low byte data signal 16 is received from the CPU B. The selection enable signal 1 and the output enable signal ( A ROM (A) which also outputs the code value obtained for the corresponding address by 2) to the CPU B; Receives a ROM code data signal output from the central processing unit (B) and outputs a desired code value to the second PAD (F) via the data output signal 15 without passing through the second port (D). Second logical means (H); ROM code verification device, characterized in that comprises a. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940014888A 1994-06-27 1994-06-27 Rom code verifying device KR970005647B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940014888A KR970005647B1 (en) 1994-06-27 1994-06-27 Rom code verifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014888A KR970005647B1 (en) 1994-06-27 1994-06-27 Rom code verifying device

Publications (2)

Publication Number Publication Date
KR960002001A true KR960002001A (en) 1996-01-26
KR970005647B1 KR970005647B1 (en) 1997-04-18

Family

ID=19386439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014888A KR970005647B1 (en) 1994-06-27 1994-06-27 Rom code verifying device

Country Status (1)

Country Link
KR (1) KR970005647B1 (en)

Also Published As

Publication number Publication date
KR970005647B1 (en) 1997-04-18

Similar Documents

Publication Publication Date Title
AU615688B2 (en) State machine checker
US5574866A (en) Method and apparatus for providing a data write signal with a programmable duration
JP3887376B2 (en) Non-volatile memory service processor access
KR910017290A (en) ROM data protection method and device
US5748982A (en) Apparatus for selecting a user programmable address for an I/O device
KR960002001A (en) ROM code verification device
US5692161A (en) Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral
KR890016475A (en) Direct Memory Access Control
KR100511893B1 (en) Chip test circuit
KR20010052868A (en) Method and system for updating user memory in emulator systems
JPH05250310A (en) Data processor
KR0162763B1 (en) Apparatus and method for implementing the configuration space of a pci device using mux
US5943492A (en) Apparatus and method for generating external interface signals in a microprocessor
JPS5965356A (en) Single-chip microcomputer
SU1636847A2 (en) Data exchange device
KR970050868A (en) Parallel CRC decoder
SU613406A1 (en) Permanent memory unit testing device
JPH02252033A (en) Sequential trigger enabling function circuit
JPH0827741B2 (en) Single-chip microcomputer
JPH05143366A (en) Interruption control circuit
JPS62124689A (en) Programmable chip select signal generating circuit
JPS58186847A (en) Internal data bus controlling circuit
JPH047657A (en) Inter-memory data transfer system
JPH07200456A (en) External device interface for cpu
JPH07120535A (en) Method for diagnosing logic circuit and lsi circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee