KR960001275B1 - 병렬프로세서의 명령분배처리장치 - Google Patents
병렬프로세서의 명령분배처리장치 Download PDFInfo
- Publication number
- KR960001275B1 KR960001275B1 KR1019920006646A KR920006646A KR960001275B1 KR 960001275 B1 KR960001275 B1 KR 960001275B1 KR 1019920006646 A KR1019920006646 A KR 1019920006646A KR 920006646 A KR920006646 A KR 920006646A KR 960001275 B1 KR960001275 B1 KR 960001275B1
- Authority
- KR
- South Korea
- Prior art keywords
- instruction
- instructions
- parallel
- distribution
- execution
- Prior art date
Links
- 238000009826 distribution Methods 0.000 claims description 74
- 238000011835 investigation Methods 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 병렬프로세서의 명령분배처리장치의 기본구성을 나타낸 블럭도.
제2도는 제1도의 명령분배처리장치의 1실시예를 나타낸 블럭도.
제3도는 제1도의 명령분배처리장치의 다른 실시예를 나타낸 논리회로도이다.
* 도면의 주요 부분에 대한 부호의 설명
10,201∼204,301∼304 : 기억장치(명령포인터)
11,211∼214,31 : 제1연산회로(명령분배 허가신호 생성회로)
12,221∼224,33 : 제2연산회로(명령포인터 갱신회로)
32 : 분배명령 실행종료 검출회로
341∼343 : 명령실행종료 플래그 레지스터
(f0∼f3),(k1∼k3) : 리소스 컨플릭트 조사결과
(h0∼h3),(n0∼n3) : 데이타 컨플릭트 조사결과
(i0∼i3),(m0∼m3) : 명령분배 허가신호
(p0∼p3) : 명령실행 금지신호
(j0∼j3),(q0∼q2) : 명령실행종료 플래그신호
(r0∼r3) : 포인터 갱신신호
[산업상의 이용분야]
본 발명은 RISC(축소 명령세트 컴퓨터)형의 마이크로프로세서에 관한 것으로, 특히 복수의 명령을 병렬처리하는 수퍼스칼라(superscalar)방식의 병렬프로세서에서 병렬실행제어를 위한 명령분배공급을 실행하는 명령분배처리장치에 관한 것이다.
[배경기술]
종래, 데이터 프로세서의 처리방식으로 한 명령을 순차처리하는 SISD(Single Instruction Single Data)가 주류를 이루었다. 또한 프로세서의 성능향상의 요구에 대해서는 먼저, 취급하는 데이터폭의 확대 및 동작주파수의 항상으로 대응하며, 또한 처리 자체를 몇가지의 부문으로 분리해서 복수의 데이터를 동시에 처리하는 파이프라인방식이나 부동소수점연산등의 특수처리전용 하드웨어의 추가로 대응해 왔다.
한편, 프로세서의 성능을 한층 더 향상시키라는 요구에 대해서는, 복수의 명령을 동시(병렬)에 실행하는 MIMD(Multiple-instruction Mult-iple-data stream)방식이 유효하다. 이것은 복수의 연산처리장치를 구비하여 이들을 동시에 가동시키는 방식으로, 동일한 연산기의 어레이를 갖춘 어레이 프로세서라든가 서로 다른 연산기를 복수조 구비하고 복수의 파이프라인을 갖는 수퍼스칼라방식의 병렬프로세서등이 있다.
여기서, 전자의 어레이 프로세서는 일반적인 데이타처리에 대한 응용이 곤란하기 때문에 응용분야가 한정되게 된다. 이에 대해 수퍼스칼라방식의 병렬프로세서는 그 제어방식이 종래의 프로세서의 제어방식을 확장시킨 것에 해당되므로, 일반적인 데이타처리에 대한 응용이 비교적 간단하다.
또한, 수퍼스칼라방식의 병렬프로세서는 복수조의 연산기를 동시에 가동시킴으로써 1클록(사이클)동안에 복수의 명령을 병렬로 실행하게 되는데 이 경우 명령의 처리는 복수의 명령을 동시에 인출하여 디코드하고 이것을 연산기에서 실행하는 것이기 때문에 종래의 프로세서에 비해 높은 처리능력을 발휘한다.
상기 수퍼스칼라방식의 병렬프로세서의 구체예로서는, 2개의 정수연산유니트에 1개의 부동소수점 연산유니트를 부가해서, 정수연산명령(통상의 프로세서의 명령) 2가지, 혹은 정수연산명령 1가지와 부동소수점 연산명령 1가지의 합계 2가지 명령을 병렬실행하는 것(1991 IEEE ISSCC Digest of TECHNICAL Paper pp. 100∼101, 「A 100MIPS, 64b Supersca-lar Microprocessor with DSP Enhancements」by Ran Talmudi et al)등이 있다.
상기한 수퍼스칼라방식의 병렬프로세서는 동시에 연산가능한 연산기의 수에 따라 명령실행의 병렬도(竝列度)가 제한된다. 또 종래의 프로세서에서의 연산기는 명령열(命令列)로부터 1명령씩 순번으로 처리했음에 비해, 수퍼스칼라방식에서의 병렬실행의 처리는 명령열로부터 N명령씩 순번으로 처리하고 있을 뿐 그 제어방식은 종래의 프로세서의 제어방식의 확장에 상당하여 종래의 프로세서용 프로그램자체를 바꾸지 않고 사용할 수 있다.
바꾸어 말하면, 수퍼스칼라방식의 병렬프로세서는 연산기단위로 종래와 동일한 명령디코더를 준비하고, 이것에 병렬실행제어기능을 부가함으로써 실현가능하게 된다. 이 병렬실행제어기능의 역할은 명령의 병렬실행 기능성 조사(이하, “의존해석(依存解析)”이라 기재함)와, 각 연산기에 대한 병렬실행가능한 명령의 분배이다. 그중에서도, 특히 의존 해석의 결과를 바탕으로 적절한 명령을 적절한 연산기에 분배하는 명령분배처리기능이 중요하다.
여기서, 명령분배처리기능의 필요성에 대해 서술해 두기로 한다. 수퍼스칼라방식의 병렬프로세서에서의 병렬실행제어방식은 최대 N(N＞1)개의 명령을 병렬실행할 수 있는 경우라도 항상 N개의 명령을 명령을 병렬실행할 수 있는 것은 아니다. 즉, 준비된 연산기의 종류에 명령에서 사용되는 연산기의 불일치가 있으므로, 명령에 대해 연산기가 부족한 경우에는 당연히 전체명령(N개)을 병렬실행하는 것은 불가능하게 된다(리소스 컨플릭트-Resource Conflict라고 함).
또, 명령어 대해 연산기는 충분하더라도 연산에서 사용하는 데이터가 동시에 실행하고 있는 이웃 명령에 의해 작성되는 경우에는, 데이터가 작성될 때까지는 실행할 수가 없다(데이타 컨플릭트-Data Conflict라고 함). 이 데이터 컨플릭트의 경우는 리소스 컨플릭트의 경우와는 상이해서 실행전에 조사하는 것이 불가능하므로, 명령을 일단 공급한 후에 명령의 실행을 중지하는 제어를 해야 한다.
또, 임의의 명령이 리소스 컨플릭트 또는 데이타 컨플릭트의 어느 한쪽의 이유로 인해 실행될 수 없었던 경우에는, 그 명령보다 순서가 나중이면서 동시에 분배되는 명령도 동시실행이 불가능하게 된다.
그래서, N개의 명령중에서 동시에 실행할 수 없는 명령이 존재하는 경우에는, 먼저 실현가능한 명령을 모두 실행한 후에 나머지의 명령을 실행하는 제어를 행한다. 즉, N개의 명령간의 의존해석을 수행하고, 그 결과 i(i≤N)번째의 명령이 동시실행불가능하면, 먼저 (i-1)번째의 명령까지 실행한 후, 나머지의 (N-i+1)개의 명령에 대해 재차 의존해석을 수행하여 나머지의 명령을 실행한다. 그리고 N개의 모든 명령의 실행이 종료되면 새로운 다음 N개의 명령실행으로 이행한다.
[발명의 목적]
본 발명은 상기한 사정을 감안하여 발명된 것으로, 간단한 구성으로 병렬실행제어를 위한 명령분배공급을 효율적으로 실행할 수 있는 병렬프로세서의 명령분배처리장치를 제공함에 그 목적에 있다.
또한 본 발명의 목적은, 명령분배 개시위치 격납동작 및 리소스 컨플릭트 조사결과로부터 명령분배 허가신호를 생성하는 동작을 고속화할 수 있는 병렬프로세서의 명령분배처리장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 최대 N(N＞1)개의 명령을 병렬실행할 수 있도록 구성된 복수의 파이프라인을 지닌 수퍼스칼라방식의 병렬프로세서에서 병렬실행제어를 위한 명령분배공급을 실행하는 명령분배처리장치에 있어서, 상기 N개의 명령중 어느 명령부터 분배를 개시하는가를 나타내는 명령분배 개시위치 포인터와, 이 명령분배 개시위치 포인터의 내용과 리소스 컨플릭트를 조사하는 의존해석의 결과를 기초로 명령실행용 연산기에 대한 명령/공급의 가부를 결정하기 위한 신호를 생성하는 명령분배 허가신호 생성회로, 상기 명령분배 허가신호와 데이터 컨플릭트를 조사하는 의존해석의 결과를 기초로 상기 N개의 명령중 어디까지 명령실행이 종료되었는지를 나타내기 위한 플래그를 생성하고 이 플래그의 내용에 따라 상기 명령분배 개시위치 포인터의 내용이 다음 회의 명령실행에 관한 명령개시위치를 나타내도록 갱신시켜 주는 갱신회로를 구비한 것을 특징으로 한다.
(작용)
상기와 같이 구성된 본 발명의 명령분배처리장치는, 명령분배 개시위치 포인터와 명령분배 허가신호 생성회로 및 갱신회로를 구비한 간단한 구성으로, 병렬실행제어를 위한 명령분배공급을 효율적으로 실행할 수 있다.
또한, 명령분배 개시위치 포인터를 병렬실행가능한 명령의 수만큼 갖추어서 디코드동작의 시간을 줄임으로써, 명령분배 개시위치 격납동작을 고속화할 수가 있다.
더욱이, 리소스 컨플릭트 조사결과로부터 명령분배 허가신호를 생성하는 회로에 캐리신호 선견회로(carry 信號 先見回路)를 이용하면, 신호 생성동작을 고속화할 수 있게 된다.
(실시예)
이하, 도면을 참조하면서 본 발명의 각 실시예를 상세히 설명하기로 한다.
제1도는 수퍼스칼라방식의 병렬프로세서에서 병렬실행제어를 위한 명령분배공급을 실행하는 명령분배처리장치의 기본구성예를 도시한 것이다. 이 병렬프로세서는 서로 다른 연산기(도시하지 않음)를 복수조 구비하고, 연산기단위로 명령디코더(도시하지 않음)를 구비하며, 명령의 병렬실행 가능성 조사(의존해석) 및 각 연산기에 대해 병렬실행가능한 명령의 분배를 실행하는 병렬실행제어기능을 갖추고서, 상기 각 연산기를 동시에 가동시킴으로써 1클록동안에 최대 N(N＞1)개의 명령을 병렬로 실행할 수 있도록 구성된 복수의 파이프라인(도시하지 않음)을 구비하고 있다.
제1도에서 참조부호 10은 병렬로 실행하는 명령수(N)에 대응되는 만큼의 비트폭을 갖추고, N개의 명령중 어느 명령부터 분배를 개시하는지를 나타내기 위한 기억장치(예컨대, N개의 명령분배 개시위치 포인터용 레지스터, 이하 “명령포인터”로 표기한다)이다. 또한, 참조부호 11은 상기 명령포인터(10)의 내용과 상기 명령수에 따른 적어도 1개 이상의 제1입력신호(리소스 컨플릭트를 조사하는 의존해석의 결과)로부터 상기 명령수와 같은 수의 출력신호(명령실행용 연산기에 대한 명령의 분배/공급의 가부를 결정하기 위한 명령분배 허가신호)를 생성하여, 실제로 명령을 취급하는 스위치회로(도시하지 않음)로 공급하는 제1연산회로(이하, “명령분배 허가신호 생성회로”로 표기한다)이다.
다음으로, 참조부호 12는 상기 명령분배 허가신호와 적어도 2개 이상의 제2입력신호(데이터 컨플릭트를 조사하는 의존해석의 결과)로부터 상기 N개의 명령중 어디까지 명령실행이 종료되었는가를 나타내기 위한 정보(플래그)를 생성하고, 이 플래그의 내용에 따라 상기 명령포인터(10)의 내용이 다음 회의 명령실행에 관한 명령개시위치를 나타내도록 갱신시켜 주는 제2연산회로(이하, “명령포인터 갱신회로”로 표기한다)이다.
제2도에 제1도의 명령분배처리장치의 1실시예(N=4인 경우)를 나타낸 것이다. 4비트의 명령포인터(201∼204)의 각 비트는 4가지의 명령에 대응되는 것으로서, 개시해야 될 명령에 대응되는 비트에 “1”이 설정되어 있으며 그 이외의 비트에는 “0”이 설정되어 있다. 따라서, 이 명령 포인터(201∼204)의 내용은 (1,0,0,0), (0,1,0,0), (0,0,1,0), (0,0,0,1)의 4가지의 값중 어느 하나가 된다. 명령분배 허가신호 생성회로(211∼241)는 명령 포인터(201∼204)의 내용(출력신호 g0∼g3)과 리소스 컨플릭트 조사(의존해석)의 결과(f0∼f3)를 토대로 4가지의 명령중 어느 명령까지 분배하는가를 결정해서 각 명령에 대한 명령분배 허가신호(i0∼i3)를 생성한다.
또한, 명령 포인터 갱신회로(221∼224)는 4가지 명령의 실행상황을 파악하는 제어회로로서, 명령분배 허가신호(i0∼i3)와 데이타 컨플릭트 조사(의존해석)의 결과(h0∼h3)를 바탕으로 명령의 실행종료상황(상기 N개의 명령중 어디까지 명령실행이 종료되었는가)을 파악하고, 이 실행 종료상황을 나타내는 명령실행종료 플래그신호(j0∼j3)를 생성해서 명령 포인터(201∼204)로 출력한다.
상기 실시예의 명령분배처리는, 명령 포인터(201∼204)와 명령분배 허가신호 생성회로(211∼214) 및 명령 포인터 갱신회로(221∼224)를 구비한 간단한 구성으로, 병렬실행제어를 위한 명령분배공급을 효율적으로 실행할 수 있다. 즉, 임의의 명령이 리소스 컨플릭트 또는 데이타 컨플릭트의 어느 한쪽의 이유에 의해 실행이 불가능한 경우, N개의 명령간의 의존해석의 결과 i(i≤N)번째의 명령이 동시실행 가능하다면, 먼저(i-1)번째의 명령까지 실행한 후, 나머지의 (N-i+1)개의 명령에 대해 재차 의존해석을 수행하여 나머지의 명령을 실행하도록 제어 할 수 있게 된다.
또, 데이타 컨플릭트의 경우에는 명령을 일단 공급한 후에 명령의 실행을 중지하도록 제어하는 것이 가능하다. 그리고, N개의 모든 명령의 실행이 종료되면 새롭게 다음 N개의 명령실행으로 이행하도록 제어할 수 있게 된다.
제3도는 제1도의 명령분배처리장치의 다른 실시예(N=4인 경우)를 나타낸 것이다. 여기서, 참조부호301∼304는 명령포인터, 10∼13은 포인터출력, k1∼k3은 리소스 컨플릭트 조사결과, 31은 명령분배 허가신호 생성회로, m0∼m3은 명령분배 허가신호, n0∼n3은 데이터 컨플릭트 조사결과, 32는 데이터 컨플릭트 조사결과 (n0∼n3)로부터 분배된 명령이 실행을 종료한 것인지 또는 중단한 것인지를 판정하는 분배명령 실행종료 검출회로이다. 또한, p0∼p3은 브랜치 발생에 의해 실행할 필요가 없어진 명령을 명령분배처리장치로 통지하는 명령실행 금지신호이다.
다음으로, 참조부호 33은 이미 실행을 종료하고 있는 명령의 정보를 생성하는 명령포인터 갱신회로로서, 상기 신호(p0∼p3)를 명령의 실행종료통지와 동일하게 취급한다. 그리고, r0∼r3은 상기 명령포인터(301∼304)의 내용을 갱신시켜 주기 위한 명령포인터 갱신신호이고, 341∼343은 명령의 실행종료상태를 나타내는 명령실행종료 플래그 레지스터이며, q0∼q2는 명령의 실행종료상태를 나타내는 명령실행종료 플래그신호이다.
본 실시예에서는, 명령포인터(301∼304)를 병렬실행가능한 명령의 수만큼 구비함으로써 디코드동작시간을 줄여서 명령분배 허가신호(m0∼m3)를 신속히 생성하도록 하고 있다. 또, 명령분배 허가신호 생성회로(31)로서 2입력 앤드게이트 (311∼316), 2입력 오아게이트(317), 3입력 오아게이트(318) 및 4입력 오아게이트 (319)를 도시하 바와 같이 접속하여 캐리신호의 선견회로(CLA ; Carry Look Ahead)에 준한 구성의 회로를 이용함으로써, 리소스 컨플릭트 조사결과(k1∼k3)로부터 명령분배 허가신호(m0∼m3)를 생성하는 동작의 고속화를 도모하고 있다.
또한, 분배명령 실행종료 검출회로(32)에 있어서, 321∼324는 각각의 데이터 컨플릭트 조사결과(n0∼n3)가 금지입력으로 되고, 명령분배 허가신호(m0∼m3)가 각각 대응되게 게이트입력으로 되는 2입력 게이트이다. 또, 명령포인터 갱신회로(33)에 있어서, 330∼332는 3입력 오아게이트, 333은 2입력 오아게이트, 334는 3입력 노아게이트, 335는 2입력 노아게이트, 336∼337은 2입력 앤드게이트, 338∼340은 금지입력을 구비한 2입력 게이트이다.
상기 제3도에 나타낸 실시예에서도 간단한 구성으로 병렬실행제어를 위한 명령분배공급을 효율적으로 실행할 수가 있다.
한편, 상기 각 실시예에 있어서 명령분배처리장치를 명령실행용 연산기와 동일한 반도체칩상에 탑재함으로써, 병렬프로세서의 시스템구성을 간단화할 수가 있다.
[발명의 효과]
상기한 바와 같이 본 발명에 의하면, 간단한 구성으로 병렬실행제어를 위한 명령분배공급을 효율적으로 실행할 수 있는 병렬프로세서의 명령분배처리장치를 제공할 수 있다.
또한, 본 발명에 의하면, 명령분배 개시위치의 디코드동작시간을 줄여서 명령분배 개시위치 격납동작을 고속화하며, 리소스 컨플릭트 조사결과로부터 명령분배 허가신호를 생성하는 동작을 고속화할 수 있는 병렬프로세서의 명령분배처리장치를 제공할 수 있다.
Claims (6)
- 최대 N(N＞1)개의 명령을 병렬실행할 수 있도록 구성된 복수의 파이프라인을 구비한 수퍼스칼라방식의 병렬프로세서에서 병렬실행제어를 위한 명령분배공급을 실행하는 명령분배처리장치에 있어서, 병렬로 실행하는 명령수에 대응되는 만큼의 비트폭을 갖는 기억장치(10)와, 이 기억장치(10)의 출력신호와 상기 명령수에 따른 적어도 1개 이상이 제1입력신호로부터 상기 명령수와 같은 수의 출력신호를 생성하는 제1연산회로(11), 이 제1연산회로(11)의 출력신호와 적어도 2개 이상의 제2입력신호로부터 상기 기억장치(10)의 내용을 갱신시켜 주기 위한 신호를 생성하고, 이 신호를 상기 기억장치(10)로 출력하는 제2연산회로(12)를 구비한 것을 특징으로 하는 병렬프로세서의 명령분배처리장치.
- 제1항에 있어서, 상기 기억장치(10)로서는, 상기 N개의 명령중 어느 명령부터 분배를 개시하는가를 나타내는 명령분배 개시위치 포인터용 레지스터(201∼204, 301∼304)가 이용되고, 상기 제1연산회로(11)로서는, 상기 명령분배 개시위치 포인터용 레지스터(201∼204,301∼304)의 내용과 리소스 컨플릭트를 조사하는 의존해석의 결과에 기초해서 명령실행용 연산기에 대한 명령의 분배/공급의 가부를 결정하기 위한 신호를 생성하는 명령분배 허가신호 생성회로(211∼214,31)가 이용되며, 상기 제2연산회로(12)로서는, 상기 명령분배 허가신호와 데이타 컨플릭트를 조사하는 의존해석의 결과에 기초해서 N개의 명령중 어디까지 명령실행이 종료되었는가를 나타내기 위한 정보를 생성하고, 이 정보에 따라 상기 명령분배 개시위치 포인터용 레지스터 (201∼ 204,301∼304)의 내용이 다음 회의 명령실행에 관한 명령개시위치를 나타내도록 갱신시켜 주는 갱신회로(221∼224,33)가 이용되고 있는 것을 특징으로 하는 병렬프로세서의 명령분배처리장치.
- 제1항 또는 제2항에 있어서, 상기 기억장치(10)는 병렬로 실행하는 명령수와 동일한 수로 설정되어 있는 것을 특징으로 하는 병렬프로세서의 명령분배처리장치.
- 제1항에 있어서, 상기 제2입력신호는 명령의 중단과 명령의 실행금지를 나타내는 2계통의 입력신호를 구비한 것을 특징으로 하는 병렬프로세서의 명령분배처리장치.
- 제1항에 있어서, 상기 제1연산회로(11)는 리소스 컨플릭트 조사결과로부터 명령분배 허가신호를 생성하는 회로부에 선견회로(311∼319)를 이용하고 있는 것을 특징으로 하는 병렬프로세서의 명령분배처리장치.
- 제1항에 있어서, 병렬프로세서의 명령분배처리장치가 상기 명령실행용 연산기와 동일한 반도체칩상에 탑재되어 있는 것을 특징으로 하는 병렬프로세서의 명령분배처리장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91-099131 | 1991-04-30 | ||
| JP3099131A JP2642529B2 (ja) | 1991-04-30 | 1991-04-30 | 並列プロセッサーの命令分配処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020340A KR920020340A (ko) | 1992-11-21 |
| KR960001275B1 true KR960001275B1 (ko) | 1996-01-25 |
Family
ID=14239193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920006646A KR960001275B1 (ko) | 1991-04-30 | 1992-04-21 | 병렬프로세서의 명령분배처리장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5621910A (ko) |
| JP (1) | JP2642529B2 (ko) |
| KR (1) | KR960001275B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604909A (en) * | 1993-12-15 | 1997-02-18 | Silicon Graphics Computer Systems, Inc. | Apparatus for processing instructions in a computing system |
| RU2182598C2 (ru) * | 1994-11-21 | 2002-05-20 | Новартис Аг | Модифицированные ингибиторы протеиназы |
| US6560695B1 (en) * | 1995-11-16 | 2003-05-06 | International Business Machines Corporation | Dynamic pipe staging adder |
| KR100384875B1 (ko) * | 1995-12-16 | 2003-08-21 | 주식회사 하이닉스반도체 | 파이프라인구조를갖는마이크로프로세서에서의언세이프처리마이크로시퀀서 |
| US5838942A (en) * | 1996-03-01 | 1998-11-17 | Hewlett-Packard Company | Panic trap system and method |
| US5809275A (en) * | 1996-03-01 | 1998-09-15 | Hewlett-Packard Company | Store-to-load hazard resolution system and method for a processor that executes instructions out of order |
| JP2882475B2 (ja) * | 1996-07-12 | 1999-04-12 | 日本電気株式会社 | スレッド実行方法 |
| US6289437B1 (en) * | 1997-08-27 | 2001-09-11 | International Business Machines Corporation | Data processing system and method for implementing an efficient out-of-order issue mechanism |
| US6862732B1 (en) | 1998-02-25 | 2005-03-01 | Metaserver, Inc. | Method and apparatus for event-driven processing of data |
| US6345355B1 (en) | 1998-05-29 | 2002-02-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for distributing commands to a plurality of circuit blocks |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532589A (en) * | 1981-12-02 | 1985-07-30 | Hitachi, Ltd. | Digital data processor with two operation units |
| JPH0778785B2 (ja) * | 1986-03-29 | 1995-08-23 | 株式会社東芝 | プロセッサ選択方法 |
| JPH0810430B2 (ja) * | 1986-11-28 | 1996-01-31 | 株式会社日立製作所 | 情報処理装置 |
| US5241644A (en) * | 1987-07-15 | 1993-08-31 | Nec Corporation | Queue having long word length |
| US4916652A (en) * | 1987-09-30 | 1990-04-10 | International Business Machines Corporation | Dynamic multiple instruction stream multiple data multiple pipeline apparatus for floating-point single instruction stream single data architectures |
| US4935849A (en) * | 1988-05-16 | 1990-06-19 | Stardent Computer, Inc. | Chaining and hazard apparatus and method |
| US5127093A (en) * | 1989-01-17 | 1992-06-30 | Cray Research Inc. | Computer look-ahead instruction issue control |
| US5129067A (en) * | 1989-06-06 | 1992-07-07 | Advanced Micro Devices, Inc. | Multiple instruction decoder for minimizing register port requirements |
| US5073855A (en) * | 1989-06-30 | 1991-12-17 | Bull Hn Information Systems Inc. | Resource conflict detection method and apparatus included in a pipelined processing unit |
| US5295249A (en) * | 1990-05-04 | 1994-03-15 | International Business Machines Corporation | Compounding preprocessor for cache for identifying multiple instructions which may be executed in parallel |
| CA2038264C (en) * | 1990-06-26 | 1995-06-27 | Richard James Eickemeyer | In-memory preprocessor for a scalable compound instruction set machine processor |
-
1991
- 1991-04-30 JP JP3099131A patent/JP2642529B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-21 KR KR1019920006646A patent/KR960001275B1/ko not_active IP Right Cessation
-
1995
- 1995-01-20 US US08/376,645 patent/US5621910A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5621910A (en) | 1997-04-15 |
| KR920020340A (ko) | 1992-11-21 |
| JP2642529B2 (ja) | 1997-08-20 |
| JPH04328636A (ja) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0118830B1 (en) | Pipelined processor | |
| US5710902A (en) | Instruction dependency chain indentifier | |
| KR100571322B1 (ko) | 파이프라인식 프로세서에서의 예외 취급 방법, 장치 및시스템 | |
| US5659722A (en) | Multiple condition code branching system in a multi-processor environment | |
| US7281250B2 (en) | Multi-thread execution method and parallel processor system | |
| US8145885B2 (en) | Apparatus for randomizing instruction thread interleaving in a multi-thread processor | |
| KR101766183B1 (ko) | 벡터 소팅 알고리즘 및 다른 알고리즘들을 지원하기 위한 트리 구조를 갖춘 기능 유닛 | |
| US7082518B2 (en) | Interruptible digital signal processor having two instruction sets | |
| KR100681199B1 (ko) | 코어스 그레인 어레이에서의 인터럽트 처리 방법 및 장치 | |
| KR100616722B1 (ko) | 수퍼스칼라프로세서내의파이프라인명령디스패치유닛 | |
| KR960001275B1 (ko) | 병렬프로세서의 명령분배처리장치 | |
| US11226821B2 (en) | Computer processor employing operand data with associated meta-data | |
| US6023751A (en) | Computer system and method for evaluating predicates and Boolean expressions | |
| KR20090101061A (ko) | 프로세서 및 정보 처리 장치 | |
| WO2002050666A2 (en) | Method and apparatus for processing program loops in parallel | |
| JP3640855B2 (ja) | プロセッサ | |
| JP2878792B2 (ja) | 電子計算機 | |
| CN206470741U (zh) | 一种基于分布式功能单元的微处理器架构 | |
| CN112579168B (zh) | 指令执行单元、处理器以及信号处理方法 | |
| Bindal et al. | Central Processing Unit | |
| KR100221325B1 (ko) | 스위치를 이용한 이중 기능 흐름 파이프라인 구조 | |
| Higbie | Overlapped operation with microprogramming | |
| Cruz et al. | A hardware performance analysis for a CAD Tool for PLA testing | |
| Pilz et al. | Fast bit reversal scrambling on the TigerSHARC | |
| Wu et al. | Research on the master/slave model of the parallel processing technology for homogeneous multicore DSP |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021231 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |