KR950704859A

KR950704859A - 프로그램 가능 로직 디바이스 및 구성 가능 로직 네트워크(programmable logic devices and configuarble logic networks)

Info

Publication number: KR950704859A
Application number: KR1019950701844A
Authority: KR
Inventors: 알레 더블류 제닝스 Iii; 조지 허만 랜더스
Original assignee: 라벨레 알. 깁슨; 인피니트 테크놀로지 코포레애숀
Priority date: 1992-11-10
Filing date: 1993-11-08
Publication date: 1995-11-20
Also published as: KR100287538B1; WO1994011950A1; EP0669057A1; EP0669057A4

Abstract

하나 이상의 로직 조합 네트워크(LCN)가 각각 두개 이상의 PLD(PLD1, PLD2)로 부터 로직 입력을 수신하고, 프로그램 가능 로직 네트워크(POR, UCL,...)에 입력을 제공하기 위해 사용될 수 있는 로직 출력(O. P)을 발생함으로써, 다양한 종류 및 펑셔널리티의 로직 함수를 실현하는 프로그램 가능 로직 디바이스(PLD) 및 구성 가능 로직 네트워크에 관한 것이다. 각각의 프로그램 가능 로직 디바이스는 신호(A_x, B_x)를 수신하는 입력을 갖고 논리합 항 출력 신호를 발생하는 AND 로직어레이(FAND...)및 신호를 수신하는 입력을 갖고 논리합 항 출력 신호(OF...)를 발생하는 OR 로직 DFP이(OG...)를 구비한다. AND 로직 및 OR 로직 어레이 중의 어느 또는 이들 모두는 프로그램 가능하고, 이들 로직 어레이는 다른 어레이로의 입력 신호로서 그들 중 하나로 부터의 출력 신호를 인가하도록 상호접소되고, 그것으로 부터의 출력은 PLD 출력 신호를 제공한다. 로직 조합 네트워크는 프로그램 가능 로직 디바이스로 부터 수신된 로직 입력(O, P)의 함수로서 발생기로의 프로그램 가능 입력(CN_x, DN_x)세트에 의해 제어되는 출력을 발생하는 고정 로직 네트워크(LCH100)또는 프로그램 가능 로직 함수 발생기(ULFG20, UBFF2P)일 수 있다.

Description

프로그램 가능 로직 디바이스 및 구성 가능 로직 네트워크(PROGRAMMALE LOGIC DEVICES AND CONFIGUARBLE NETWORKS)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명을 구현하는 PLD의 예시적인 형태의 전체 구성을 도시한 도면, 제2도는 제1도의 일부를 더욱 상세히 도시한 도면, 제3도는 제1도의 PLD에 사용되는 프로그램 기능 셀의 로직 설계를 도시한 도면.

Claims

다수의 AND 로직 GKAT 게이트 그룹(SGA12.. SGA1)을 구비하고, 상기 AND 로직 함수 게이트 각각이 다수의 입력을 갖고, 상기 각 그룹내의 AND 로직 함수 게이트가 그 AND 로직 함수 게이트 그룹과 관련된 로직 OR 함수 출력 게이트(OG12.. OG1)의 입력에 접속된 출력 각각 갖고 ; 각각의 AND 로직 함수 게이트 그룹(SGA12)가 그 출력 AND 로직 함수 게이트에 동작적으로 관련된 PLFG 세트(FAND24)의 각각의 프로그램 가능 로직 함수 발생기(PLFG)에 의해 프로그램될 수 있는 입력을 갖는 개별 출력 AND로직 함수 게이트(AG)를 구비하고 ; 각각의 PLFG가 하나 이상의 로직 입력 세트(A_x, B_x...)를 갖고, 상기 PLFG에 인가된 프로그램 가능 제어 입력(E00...E11)에 따라 상기 출력 AND 로직 함수 게이트로의 입력으롯 사용되도록 로직 압력 세트의 어느 로직 함수(F(A, B)) 게이트를 발생하는 수단을 구비하며, 각각의 PLFG 세트(FAND24)는 동일한 로직 입력 세트(A0, B0...A11, B11)을 수신하며 ; 상기 AND 로직 함수 게이트 그룹(SGA12; SGA1)의 적어도 일부에 대하여, 상이한 수의 로직 입력 세트(A0B0..A11B11;...A11B11)가 있는 것을 특징으로 하는 프로그램 가능 로직 디바이스.
제2항에 있어서, 각각의 PLFG에는 n개의 프로그램 가능 제어 입력이 있고, n은 그 PLFG에 대하여 각각의 상기 로직 입력 세트의 로직 입력 세트를 나타내는 것을 특징으로 하는 프로그램 가능 로직 디바이스.
제2항에 있어서, 상기 PLDG세트의 각각의 상기 PLFG는 동일한 로직 입력쌍 세트 및 상기 프로그램 가능 입력 그룹을 수신하도록 접속된 로직 게이트 그룹 및 상기 로직 게이트 그룹으로 부터 구해진 출력을 수신하도록 접속된 공통 출력 게이트를 포함하는 것을 특징으로 하는 프로그램 가능 로직 디바이스.
제3항에 있어서, 각각의 PLFG는 그 PLFG의 각 로직 입력쌍에 대하여, 상기 로직 입력쌍의 민텀을 포함하는 제1로직 신호 세트를 수신하도록 접속된 개별 프로그램 가능 셀을 구비하고, 상기 프로그램 가능 셀은 상기 제1로직 신호 세트에 의해 결정된 입력 및 그 PLFG에 대한 상기 프로그램 가능 입력 그룹으로 부터의 다수의 프로그램 가능 입력을 수신하도록 접속된 출력 게이트를 구비하는 것을 특징으로 하는 프로그램 가능 로직 디바이스.
제4항에 있어서, 상기 프로그램 가능 셀은 그 프로그램 가능 셀의 상기 출력 게이트에 각 입력을 제공하도록 접속된 4개의 AND 로직 함수 게이트를 포함하고, 상기 4개의 AND 로직 함수 게이트는 상기 프로그램 가능 입력중의 각 입력 및 상기 로직 입력쌍의 상기 민텀을 수신하도록 접속되는 것을 특징으로 하는 프로그램 가능 로직 디바이스.
이전 항 중의 어느 한 항에 있어서, 상기 프로그램 가능 제어 입력을 프로그램 가능 메모리에 저장되는 것을 특징으로 하는 프로그램 가능 로직 디바이스.
이전 항 중의 어느 한 항에 있어서, 상기 AND 로직 함수 게이트 그룹은 대략 정 삼각형 어레이를 형성하도록 배치되는 것을 특징을 하는 프로그램 가능 로직 디바이스.
다수의 프로그램 가능 로직 디바이스(PLD)를 갖고, 각각의 프로그램 가능 로직 디바이스가 신호를 수신하기 위한 입력을 갖고 논리곱 항 출력 신호를 발생하는 AND 로직 어레이 및 신호로 수신하는 입력을 갖고 논리합 항 출력 신호를 발생하는 OR 로직 어레이를 포함하고, 상기 로직 어레이중의 적어도 하나가 프로그램 가능하고, 상기 로직 어레이가 상기 AND 및 OR로직 어레이 중 다른 하날의 입력신호로서 상기 AND 및 OR로직 어레이중의 하나로 부터의 출력 신호를 인가하도록 상호접속되고, 상기 AND 및 OR 로직 어레이 중의 다른 하나는 PLD 출력 신호를 제공하고, 구성 가능 로직 네트워크로 부터 적어도 하나의 출력 로직 신호를 발생하기 위해 상기 다수의 PLD중의 상이한 PLD로 부터 PLDCNFFUR 신호를 수신하는 로직 조합 수단을 구비하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항에 있어서, 각각의 상기 PLD는 특허청구의 범위 제1항 내지 제5항중의 어느 한 항에 따른 프로그램 기능 로직 디바이스를 포함하는 것을 특징으로 하는 프로그램 가능 로직 디바이스.
제8항에 있어서, 상기 적어도 하나의 프로그램 기능 로직 어레이는 다수의 로직 함수 발생기 세트(PLFG)를 포함하고, 상기 세트 각각은 공통 출력 게이트를 갖고 ; 각각의 PLFG는 제1및 제2로직 신호 세트를 수신하도록 접속된 로직 게이트 그룹을 갖고, 상기 제1로직 신호 세트는 상기 프로그램 가능 로직 어레이를 위한 로직 입력을 포함하고, 상기 제2로직 신호 세트는 사용자 프로그램 가능하고, 상기 로직 게이트는 상기 제1및 제2로직 신호 세트에 따라 결정된 PLFG출력 게이트에 입력을 인가하도록 접속되고 ; 상기 PLFG 출력 게이트는 그 PLFG 세트에 대해 상기 공통 출력 게이트에 입력을 제공하도록 접속되는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항 또는 10항에 있어서, 상기 다수의 PLD는 제1및 제2PLD를 포함하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항 내지 제10항 중의 어느 한 항에 있어서, 상기 로직 조합 수단은 다수의 로직 함수 발생기(PLFG)를 구비하고 ; 각각의 PLFG(UBFG20)는 상기 다수의 PLD로부터의 PLD 출력 신호를 포함하는 제1입력(M_x, N_x) 및 각 세트의 사용자 프로그램 기능 신호(CN_x, DN_x)를 포함하는 제2입력을 수신하도록 접속된 로직 게이트 그룹을 갖고, 상기 로직 게이트 그룹은 상기 제1및 제2입력에 따라 결정된 그 PLFG의 출력 게이트에 입력을 인가하도록 접속되고 ; 상기 다수의 PLFG의 출력 게이트는 상기 구성 가능 로직 네트워크로 부터 각 출력 로직 신호(O_x, P_x)를 제공하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항 내지 제10항 중의 어느 한 항에 있어서, 상기 로직 조합 수단은 상기 구성 가능 로직 네트워크로 부터 다수의 출력 로직 신호를 발생하고, 상기 구성 가능 로직 네트워크는 제어 로직 회로로의 제어입력에 의해 구성 가능한 출력을 발생하도록 상기 출력 로직 신호의 선택된 그룹에 논리적으로 접속된 제어 로직 회로를 더 포함하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항 내지 제10항 중의 어느 한 항에 있어서, 상기 로직 조합 수단은 상기 PLD중 인접하는 PLD 사이의 영역에 배치되는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항 내지 제10항 중의 어느 한 항에 있어서, 상기 로직 조합 수단은 상기PLD중 상이한 PLD의 OR게이트의 출력으로 부터 구한 제1로직 입력 및 프로그램 가능 입력을 수신하도록 접속된 그룹 또는 로직 게이트를 갖는 적어도 하나의 로직 함수 발생기를 구비하고, 상기 로직 게이트 그룹은 상기 로직 함수 발생기의 출력 레이트에 입력을 인가하도록 접속되는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항 내지 제10항 중의 어느 한 항에 있어서, 상기 로직 조합 수단은 제1및 제2로직 함수 발생기를 구비하고, 상기 발생기의 각각은 제1로직 입력 및 제2프로그램 가능 입력을 수신하도록 접속된 로직 게이트 그룹을 갖고, 상기 로직 게이트 그룹은 상기 로직 함수 발생기의 출력 게이트에 입력을 인가하도록 접속되고, 상기 제1로직 함수 발생기는 상기 PLD중 상이한 PLD의 제1OR게이트로 부터의 출력에 서구해진 제1로직 입력을 수신하고, 상기 제2로직 함수 발생기는 상기 PLD중 상이한 PLD의 제2OR게이트로 부터 제1로직 입력을 수신하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항에 있어서, 상기 로직 네트워크중 상이한 네트워크 부터의 상기 출력 로직 신호 그룹에서 제1로직 함수 신호를 선택적으로 구하는 수단을 더 구비하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제8항에 있어서, 상기 선택적으로 구하는 수단은 상기 OR 로직 함수 발생기로의 프로그램 가능 입력의 제어하에 상기 제1로직 함수 신호를 구하도록 접속된 적어도 하나의 OR 로직 함수 발생기를 포함하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제18항에 있어서, 상기 선택적으로 구하는 수단은 개별적으로 제어 가능한 프로그램 가능 입력을 각각 갖는 다수의 OR 로직 함수 발생기를 포함하는 것을 특징으로 하는 구성 가능 로직 네트워크.
제19항에 있어서, 상기 로직 함수 발생기에 의해 수신된 프로그램 가능 제2로직 함수 신호(K0....)의 선택에 의해 출력 로직 함수(V1...)의 발생을 제어하기 위해 다수의 상기 제1로직 함수 신호를 수신하도록 접속된 로직 함수 발생기 수단(UBFG2/x), 및 상기 출력 로직 함수 신호 수단을 수신하도록 접속되어 상기 로직 신호 발생기에 인가된 소정의 선택 신호에 따라 상기 제2로직 함수 신호를 구하도록 로직 신호 발생기 수단(KC0-KC3;...)으로의 입력으로서 상기 출력 로직 함수 신호에서 구한 신호(Q)를 전단하는 기억 장치(DFFx)를 더 구비하고, 상기 제2로직 함수 신호는 볼 로직 값 신호 및 상기 출력 로직 함수 신호에 적어도 대응하는 그룹으로 부터 각각 선택되는 것을 특징으로 하는 구성 가능 로직 네트워크.
제20항에 있어서, 상기 소정의 손택 신호는 프로그램 기능 메모리에 포함되는 것을 특징으로 하는 구성 가능 로직 네트워크.
제20항 또는 제21항에 있어서, 상기 로직 신호 발생기에 또 다른 입력 신호를 인가하는 수단을 구비하고, 상기 제2로직 함수 신호는 적어도 상기 출력 로직 함수 신호, 상기 또 다른 입력신호 및 불 로직 값 신호중 하나에 대응하는 것을 특징으로 하는 구성 기능 로직 네트워크.
제17항에 있어서, 상기 선택적으로 구하는 수단은 각각이 다수의 상기 로직 조합 네트우크로 부터 출력 신호를 수신하고 상기 로직 조합 회로로 부터의 로직 출력 신호를 결정하도록 개별적으로 제어 가능한 프로그램 기능 입력을 갖는 다수의 로직 조합 회로를 포함하고 ; 상기 네트워크는 다수의 연속하는 로직 단을 더 구비하고, 상기 로직 단 각각은 ; 상기 로직 함수 발생기에 의해 수신된 프로그램 가능 제2로직 함수 신호의 선택에 의해 출력 로직 함수 신호의 발생을 제어하기 위해 상기 제1로직 출력신호중 다수의 개별적으로 프로그램 가능한 신호를 수신하는 로직 함수 발생기수단, 상기 출력 로직 함수 신호를 수신하도록 접속된 일시 기억 장치, 및 상기 로직 신호 발생기에 인가된 소정의 선택 신호에 따라 상기 제2로직 함수 신호를 구하도록 로직 신호 발생기 수단으로의 입력으로서 일시 기억 장치로 부터의 출력 신호를 전달하는 수단을 구비하며, 상기 제2로직 함수 신호는 각각 적어도 상기 출력 로직 함수 및 불 로직 값 신호에 대응하는 그룹에서 선택되는 것을 특징으로 하는 구성 가능 로직 네트워크.
제23항에 있어서, 상기 로직 신호 발생기 수단은 개별적 제2로직 함수 신호를 각각 발생하는 로직 신호 선택기(KC)그룹을 포함하고, 상기 로직 신호 선택기 각각은 상기 선택 신호 및 상기 일시 기어(DFF)로 부터의 상기 출력 신호를 수신하도록 접속된 입력을 갖는 것을 특징으로 하는 구성 가능 로직 네트워크.
제23항에 있어서, 상기 연속하는 로직 단 중 적어도 다수의 인접하는 단들은 그 로직 단의상기 기억장치로 부터의 출력 신호와 제1인접 로직 단의 상기 기억 장치로 부터의 출력 신호를 논리적으로 조합하여 또 다른 입력 신호를 그 로직 신호 선택기로 부터의 상기 제2로직 함수 신호중 하나로서 선택하기 위한 제2인접 로직 단의 로직 신호 선택기 중 하나로의 입력을 위해 상기 로직 신호 발생기 수단으로의 또 다른 입력 신호를 발생함으로써, 상기 다수의 인접 로직 단이 카운터 기능을 실행할 수 있는 수단을 구비하는 것을 특징으로 하는 구성 기능 로직 네트워크.
제25항에 있어서, 사익 제2인접 로직 단은 연속하는 로직 단에서 상기 하나의 단에 앞서고, 상기 제2인접 로직 단은 상기 하나의 로직 단에 따르는 것에 의해, 상기 다수의 인접 로직 단이 산술 기능을 실행할 수 있는 것을 특징으로 하는 구성 기능 로직 네트워크.
제24항에 있어서, 적어도 다수의 인접 로직 단은 각각 시프트 기능이 실현되도록 그 로직 선택기로 부터의 상기 제2로직 함수 신호중 하나로서 선택하기 위해 인접 단의 로직 신호 선택기에 대해 그 단의 상기 기억장칠 부터 상기 출력 신호를 제공하는 수단을 구비하는 것을 특징으로 하는 구성 가능 로지 네트워크.
제23항 내지 제27항 중 어느 한 항에 있어서, 상기 기억 장치는 레지스터를 포함하는 것을 특징으로 하는 구성 가능 로직 네트워크.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.