Claims (7)
반도체 기판상에 제1, 2, 3의 절연층을 연이어 형성하는 단계; 형성될 실리콘 섬영역의 폭보다 넓게 상기 제3절연층내에 개구부를 형성하는 단계; 상기 개구부의 측벽상에 측벽절연층을 형성하여 소개구부를 형성하고 소개구부의 바닥에 드러난 제2 및 제1절연층을 제거하여 그 부분에서 실리콘 기판의 표면이 노출되게 하는 단계; 소개구부의 바닥의 노출된 실리콘기판상에 실리콘영역을 소개구부의 입구근처까지 형성하는 단계; 소개구부 입구를 제3절연층의 표면과 통일면으로 형성하게 제4절연층을 형성하고 평탄화시키는 단계; 제3의 절연층과, 이에 대응하는 제1절연층위에 제2절연층을 제거하여 그 부분에서 제1절연층 표면이 나타나게 하여, 습식 필드 산화공정으로 소개구부의 바닥부분을 통해 기판과 연결되고 있는 개구부 바닥부분의 실리콘영역을 산화시키므로서 실리콘 섬영역을 형성하는 단계; 실리콘 섬영역을 포위하고 있는 절연층들을 제거하는 단계로 구성되는것을 특징으로 하는 반도체 장치의 SOI 구조 형성방법.Successively forming first, second, and third insulating layers on the semiconductor substrate; Forming an opening in the third insulating layer wider than the width of the silicon island region to be formed; Forming a sidewall insulating layer on the sidewalls of the opening to form an inlet opening and removing the second and first insulating layers exposed at the bottom of the inlet opening to expose the surface of the silicon substrate at that portion; Forming a silicon region on the exposed silicon substrate at the bottom of the introduction port to the vicinity of the entrance of the introduction port; Forming and planarizing the fourth insulating layer to form the inlet port inlet with the surface of the third insulating layer; Remove the second insulating layer over the third insulating layer and the corresponding first insulating layer so that the surface of the first insulating layer appears at the portion thereof, and is connected to the substrate through the bottom portion of the inlet by a wet field oxidation process. Forming a silicon island region by oxidizing the silicon region of the bottom portion of the opening; Removing the insulating layers surrounding the silicon island region; and forming a SOI structure of a semiconductor device.
제1항에 있어서, 상기 소개구부 형성 후, 소개구부의 내벽을 따라서 스트레스 완화 버퍼층을 형성하여 상기 소개구부보다 협소한 2차 소개구부를 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 반도체 장치의 SOI구조 형성방법.The semiconductor device as claimed in claim 1, further comprising forming a stress relief buffer layer along the inner wall of the inlet port after forming the inlet port, to form a secondary inlet port narrower than the inlet port. Structure formation method.
제2항에 있어서, 상기 버퍼층은 산화막인 것을 특징으로 하는 반도체 장치의 SOI구조 형성방법.The method for forming an SOI structure of a semiconductor device according to claim 2, wherein the buffer layer is an oxide film.
제l항에 있어서, 상기 제1절연층은 열산화막이며, 제2절연층은 박막의 질화막이며 제3의 절연층은 실리콘 섬영역의 높이에 대응하는 산화막인 것을 특징으로 하는 반도체 장치의 SOI구조 형성방법.The SOI structure of a semiconductor device according to claim 1, wherein the first insulating layer is a thermal oxide film, the second insulating layer is a nitride film of a thin film, and the third insulating layer is an oxide film corresponding to the height of the silicon island region. Formation method.
제1항에 있어서, 상기 개구내의 측벽절연층은 질화막으로 형성됨을 특징으로 하는 반도체 장치의 SOI구조 형성방법.The method of claim 1, wherein the sidewall insulating layer in the opening is formed of a nitride film.
제2항에 있어서, 상기 소개구부의 입구에 형성되는 평탄화된 제4절연층은 버퍼층과 제2절연층과 같음 막으로 차례대로 형성되는 것을 특징으로 하는 반도체 장치의 SOI구조 형성방법.The method of claim 2, wherein the planarized fourth insulating layer formed at the inlet of the inlet is formed in the same order as the buffer layer and the second insulating layer.
제1항에 있어서, 상기 소개구부내의 실리콘영역의 형성은 소개구부 바닥의 실리콘을 시드로 에피 택실성장기법에 의해 형성되는 것을 특징으로 하는 반도체 장치의 SOI구조 형성방법.The method for forming an SOI structure of a semiconductor device according to claim 1, wherein the formation of the silicon region in the inlet opening is formed by epitaxial growth technique with the silicon at the bottom of the inlet opening.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.