KR950022343A - Data receiver of multi port control system - Google Patents

Data receiver of multi port control system Download PDF

Info

Publication number
KR950022343A
KR950022343A KR1019930029700A KR930029700A KR950022343A KR 950022343 A KR950022343 A KR 950022343A KR 1019930029700 A KR1019930029700 A KR 1019930029700A KR 930029700 A KR930029700 A KR 930029700A KR 950022343 A KR950022343 A KR 950022343A
Authority
KR
South Korea
Prior art keywords
data
port
start bit
signal
control
Prior art date
Application number
KR1019930029700A
Other languages
Korean (ko)
Other versions
KR960009533B1 (en
Inventor
변명현
이기철
Original Assignee
김준성
고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김준성, 고등기술연구원 연구조합 filed Critical 김준성
Priority to KR1019930029700A priority Critical patent/KR960009533B1/en
Publication of KR950022343A publication Critical patent/KR950022343A/en
Application granted granted Critical
Publication of KR960009533B1 publication Critical patent/KR960009533B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 단일 회선 비동기 통신 방식에 의한 다중 포트 시스템의 제어데이타 수신장치에 관한 것이다. 본 발명에 따른 다중 포트 제어시스템은 하나의 프로세서에 다수의 데이타 수신 장치가 단일 회선으로 접속된다. 각각의 데이타 수신장치는 마이크로프로세서로부터 단일 회선을 통해 직렬 전송되는 데이타중의 스타트 비트를 검출하는 스타트 비트 검출부와, 스타트 비트 검출에 따라 데이타의 크기를 카운트하는 카운터와, 타운터에 의해 필요한 데이타를 수신완료할 때 직렬 데이타를 시프트 하여 병렬로 변환하는 데이타 변환부와, 상기 데이타중의 제어코드를 판독하여 포트 식별 신호를 발생하는 디코더와, 상기 디코더의 포트 식별신호에 따라 상기 데이타 변환부로부터 전달되는 데이타를 선택적으로 다중 포트로 출력하는 래치 회로를 포함한다.The present invention relates to a control data receiving apparatus of a multi-port system by a single line asynchronous communication method. In the multi-port control system according to the present invention, a plurality of data receiving devices are connected to one processor by a single line. Each data receiving apparatus includes a start bit detection unit for detecting start bits in data serially transmitted from a microprocessor through a single line, a counter for counting the size of data in accordance with the start bit detection, and data required by a townter. A data converter which shifts serial data upon conversion and converts the data in parallel, a decoder which reads a control code in the data and generates a port identification signal, and transmits the data according to the decoder's port identification signal. And a latch circuit for selectively outputting data to multiple ports.

Description

다중 포트 제어시스템의 데이터 수신장치Data receiving device of multi port control system

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따라 구성된 단일 회선 비동기 통신 방식에 의한 다중 포토 제어시스템의 데이터 수신장치의 블록도.1 is a block diagram of a data receiving apparatus of a multiple photo control system by a single line asynchronous communication scheme constructed in accordance with the present invention.

제2도는 제1도에 도시된 데이터 수신장치의 타이밍도.2 is a timing diagram of the data receiving apparatus shown in FIG.

Claims (6)

하나의 프로세서로부터 단일 회선을 통해 전송하는 제어데이터로부터 하나의 비트를 스타트 비트로서 검출하는 스타트 비트 검출부와; 상기 스타트 비트 검출부의 스타트 비트 검출신호에 응답하여 상기 데이터의 크기를 카운트하는 카운트 신호를 발생하는 카운터 회로와; 상기 카운터 회로부터 발생된 카운트 신호에 따라 상기 데이터를 직렬로 수신하고 수신된 데이터를 병렬로 변환하는 데이터 변환부와; 상기 데이터 변환부내의 데이터중의 일부의 제어코드를 판독하여 상기 제어 코드가 다중 포트에 할당된 코드와 일치할 때 포트 식별 신호를 발생하는 포트 판별부와; 상기 데이터 변환부로부터의 전달되는 데이터중의 데이터 비트를 래치하며, 상기 래치된 데이터 비트를 상기 포트 판별부로부터 제공되는 상기 포트 식별 신호에 따라 선택적으로 다중 포트로 출력하는 제1래치 회로를 포함하는 다중 포트 제어시스템에의 제어 데이터 수신장치.A start bit detector for detecting one bit as a start bit from control data transmitted from one processor through a single line; A counter circuit for generating a count signal for counting the magnitude of the data in response to a start bit detection signal of the start bit detection unit; A data converter which receives the data serially and converts the received data in parallel according to the count signal generated from the counter cycle; A port discriminating unit which reads a control code of a part of data in the data converting unit and generates a port identification signal when the control code matches the code assigned to the multiple ports; And a first latch circuit for latching data bits in data transmitted from the data converter, and selectively outputting the latched data bits to multiple ports according to the port identification signal provided from the port determination unit. Control data receiver to multi-port control system. 제1항에 있어서, 상기 스타트 비트 검출부는 상기 스타트 비트를 검출하여 상기 스타트 비트 검출 신호를 발생하는 플립플롭과, 상기 단일 회선을 통한 상기 스타트 비트를 상기 플립플롭에 전달하며 상기 플립플롭으로부터 발생된 스타트 비트 검출 신호에 의해 디스에이블되는 3상태 버퍼를 구비하는 다중 포트 제어시스템의 제어 데이터 수신장치.The flip-flop of claim 1, wherein the start bit detector detects the start bit to generate the start bit detection signal, and transmits the start bit through the single line to the flip-flop and is generated from the flip-flop. A control data receiver of a multi-port control system having a three-state buffer disabled by a start bit detection signal. 제1항에 있어서, 상기 데이터 변환부는 상기 단일 회선을 통하여 직렬로 입력되는 데이터를 수신하여 순차적으로 시프트시키는 시프트 레지스터와, 상기 시프트 레지스터에 의해 시프트된 데이터를 병렬로 래치하는 제2래치 회로를 구비하는 다중 포트 제어시스템에 제어 데이터 수신장치.The data converter of claim 1, wherein the data converter includes a shift register configured to receive data sequentially input through the single line and sequentially shift the data, and a second latch circuit to latch the data shifted by the shift register in parallel. Control data receiver to a multi-port control system. 제2항에 있어서, 상기 카운터회로는 상기 시프트 레지스터로의 데이터 입력이 종료될 때 카운트 종료 신호를 발생하며, 상기 카운트 종료 신호는 상기 제2래치 회로가 상기 레지스터로부터 데이터를 수신하도록 인에이블시키는 클럭 신호로서 사용되는 다중 포트 제어시스템의 제어 데이터 수신장치.The clock circuit of claim 2, wherein the counter circuit generates a count end signal when the data input to the shift register ends, and the count end signal enables a clock to enable the second latch circuit to receive data from the register. Control data receiver of a multi-port control system used as a signal. 제4항에 있어서, 상기 카운트 종료 신호는 상기 플립플롭 회로가 스타트 비트를 검출할 수 있도록 인에이블시키는 클리어 신호로서 사용되는 다중 포트 제어시스템의 제어 데이터 수신장치.5. The apparatus of claim 4, wherein the count end signal is used as a clear signal to enable the flip-flop circuit to detect a start bit. 제1항에 있어서, 상기 포트 판별부는 상기 포트 식별 코드를 디코드하여 하나의 디코드된 출력을 상기 포트 식별 신호로서 발생하는 디코더를 구비하는 다중 포트 제어시스템의 제어 데이터 수신장치.The apparatus of claim 1, wherein the port discrimination unit comprises a decoder which decodes the port identification code to generate one decoded output as the port identification signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930029700A 1993-12-24 1993-12-24 Apparatus for receiving data from multi-port control system KR960009533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930029700A KR960009533B1 (en) 1993-12-24 1993-12-24 Apparatus for receiving data from multi-port control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029700A KR960009533B1 (en) 1993-12-24 1993-12-24 Apparatus for receiving data from multi-port control system

Publications (2)

Publication Number Publication Date
KR950022343A true KR950022343A (en) 1995-07-28
KR960009533B1 KR960009533B1 (en) 1996-07-20

Family

ID=19372721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029700A KR960009533B1 (en) 1993-12-24 1993-12-24 Apparatus for receiving data from multi-port control system

Country Status (1)

Country Link
KR (1) KR960009533B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307198B1 (en) * 1998-08-12 2001-10-19 김용각 Greening method using green net

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307198B1 (en) * 1998-08-12 2001-10-19 김용각 Greening method using green net

Also Published As

Publication number Publication date
KR960009533B1 (en) 1996-07-20

Similar Documents

Publication Publication Date Title
KR100198065B1 (en) Destination address detecting device of hardware packet router
KR100240873B1 (en) Serial interface unit having the same register for reception/transmission
KR940025224A (en) Repeater security system
KR980007258A (en) I²C communication device using general purpose microcomputer
KR950022343A (en) Data receiver of multi port control system
US5095179A (en) Extensive morse code processing system
US20010034861A1 (en) Apparatus for processing output data of base station modem for use in IS-2000 mobile communication system
KR970032239A (en) Remote control signal receiver and code data detection method
US5684849A (en) Digital circuit for detecting coincidence of two successive words of incoming serial data and a method thereof
SU944143A2 (en) Telegram transmitting device
KR970013920A (en) Multiport Supervisory Circuit
RU2013016C1 (en) Device for determination of phase shift of pseudorandom sequence
KR970056512A (en) Device for detecting information transmission speed of modem for data terminal
KR200158764Y1 (en) Synchronous serial input device
KR0153622B1 (en) 2-phase code decoding apparatus
KR960003182A (en) Line Redundancy Unit in HDLC NRZI Communication System
KR200145157Y1 (en) Device response signal discrimination circuit in all electronic switch
SU959286A2 (en) Apparatus for detecting errors of bipolar signal
US5870437A (en) Apparatus and method for detecting end of serial bit stream
KR100435560B1 (en) Method for receiving differential code in micom, especially data inputted into int1 and int2 is separated
KR19980041067A (en) Transmission speed control circuit
SU1566500A1 (en) Cycle synchronization device
JPH04344732A (en) Data transmission system
KR950025539A (en) Serial and parallel conversion interface circuit
KR970008881A (en) Circulation Repeat Codeword Data False Detection Prevention Circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee