KR950021735A - High speed switching semiconductor device and manufacturing method thereof - Google Patents

High speed switching semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR950021735A
KR950021735A KR1019930030729A KR930030729A KR950021735A KR 950021735 A KR950021735 A KR 950021735A KR 1019930030729 A KR1019930030729 A KR 1019930030729A KR 930030729 A KR930030729 A KR 930030729A KR 950021735 A KR950021735 A KR 950021735A
Authority
KR
South Korea
Prior art keywords
region
base
low concentration
emitter
semiconductor device
Prior art date
Application number
KR1019930030729A
Other languages
Korean (ko)
Other versions
KR970010739B1 (en
Inventor
박찬호
황득진
조성민
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930030729A priority Critical patent/KR970010739B1/en
Publication of KR950021735A publication Critical patent/KR950021735A/en
Application granted granted Critical
Publication of KR970010739B1 publication Critical patent/KR970010739B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

이 발명은 고속 스위칭 반도체장치 및 그 제조방법에 관한 것으로, 새로운 마스크 패턴을 이용하여 베이스 영역과 베이스 저농도 영역을 형성하고 베이스 전극을 상기 양 영역에 동시에 접촉하도록 함으로써, 베이스에 축적된 소수 캐리어가 전위장벽이 낮은 저농도 영역으로 쉽게 이동하여 베이스 전극에서 용이하게 결합할 수 있게되므로 스위칭 속도가 향상되면서도 누설전류가 증가하지 않고 칩의 크기도 커지지 않는 효과를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high speed switching semiconductor device and a method of manufacturing the same, wherein a minority carrier accumulated in a base is formed by forming a base region and a base low concentration region using a new mask pattern and simultaneously bringing the base electrode into contact with both regions. The barrier can be easily moved to a low concentration region and can be easily coupled at the base electrode, thereby improving switching speed, but not increasing leakage current and increasing chip size.

Description

고속 스위칭 반도체장치 및 그 제조방법High speed switching semiconductor device and manufacturing method thereof

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 따른 반도체장치의 수직구조도.2 is a vertical structure diagram of a semiconductor device according to the present invention.

제3(A)내지 (D)는 본 발명의 실시예에 따른 반도체장치의 제조방법을 공정순서에 따라 도시한 단면도.3A to 3D are cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention in a process sequence.

제4도는 본 발명에 따라 형성되는 베이스 저농도 영역을 형성하기 위한 마스크 형태의 일실시예.4 is an embodiment in the form of a mask for forming a base low concentration region formed in accordance with the present invention.

제5도는 본 발명에 따라 형성된 베이스 저농도 영역과 통상적인 베이스 영역의 농도 및 접합길이를 비교 도시한 그래프.5 is a graph comparing the concentration and the junction length of the base low concentration region and the conventional base region formed according to the present invention.

제6도는 종래 기술에 따른 반도체장치의 스위칭 속도와 본 발명에 따른 반도체 장치의 스위칭 속도를 비교하여 시뮬레이션(simulation)한 그래프.6 is a graph comparing the switching speed of the semiconductor device according to the prior art with the switching speed of the semiconductor device according to the present invention.

Claims (9)

제1도전형의 컬렉터 고농도층 및 컬렉터 저농도층 기판과, 상기 기판 상부에 형성된 제2도전형의 베이스 영역과, 상기 베이스 영역의 상부에 형성된 제1도전형의 에미터 영역과, 상기 베이스 영역에 제2도전형 불순물의 측면확산에 의하여 형성된 베이스 저농도 영역과, 상기 에미터 영역의 표면 일부와 상기 베이스 영역의 표면일부를 동시에 감싸고 있는 절연막과, 상기 에미터 영역의 표면에 접속되어 있는 에미터 전극과, 상기 베이스영역의 표면과 상기 베이스 저농도 영역의 표면에 동시에 접속되는 베이스 전극과, 상기 컬렉터 고농도층의 표면에 접속되어 있는 컬렉터 전극을 구비하여 구성됨을 특징으로 하는 반도체장치.The collector high concentration layer and the collector low concentration layer substrate of the first conductive type, the base region of the second conductive type formed on the substrate, the emitter region of the first conductive type formed on the base region, and the base region. A base low concentration region formed by lateral diffusion of a second conductivity type impurity, an insulating film which simultaneously covers a part of the surface of the emitter region and a part of the surface of the base region, and an emitter electrode connected to the surface of the emitter region And a base electrode connected simultaneously to the surface of the base region and the surface of the base low concentration region, and a collector electrode connected to the surface of the collector high concentration layer. 제1항에 있어서, 상기 베이스영역과 상기 베이스 저농도 영역이 서로 다른 접합 깊이를 가지고 있음을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the base region and the base low concentration region have different junction depths. 제1항 또는 제2항에 있어서, 상기 에미터 영역의 중앙부의 불순물 농도가 주위에 비하여 낮음을 특징으로 하는 반도체장치.The semiconductor device according to claim 1 or 2, wherein the impurity concentration in the central portion of the emitter region is lower than in the surroundings. 제1항 또는 제2항에 있어서, 하나의 에미터 전극으로 연결되는 다수의 에미터영역이 상기 베이스영역내에 존재함을 특징으로 하는 반도체장치.The semiconductor device according to claim 1 or 2, wherein a plurality of emitter regions connected to one emitter electrode exist in said base region. 제1항 또는 제2항에 있어서, 상기 베이스전극이 상기 베이스 저농도 영역을 감싸면서 띠 모양으로 이루어짐을 특징으로 하는 반도체장치.The semiconductor device according to claim 1 or 2, wherein the base electrode is formed in a band shape while surrounding the base low concentration region. 제1도전형의 컬렉터 고농도층 및 컬렉터 저농도층 기판상에 베이스영역 및 베이스 저농도 영역을 형성하기 위하여 만들어진 제1마스크를 이용하는 패터닝한 다음, 제2도전형의 불순물을 상기 기판의 표면으로부터 주입하여 확산시켜 베이스 영역과 상기 베이스영역의 측면 확산에 의하여 형성되는 베이스 저농도 영역을 동시에 형성하는 공정과, 제2마스크를 이용하여 패터닝한 다음 제1도전형의 불순물을 상기 베이스 영역의 표면으로부터 주입하여 확산시켜 에미터영역을 형성하는 공정과, 제3마스크를 이용하여 패터닝하고 상기 에미터영역과 상기 베이스영역의 표면에 접속될 전극을 분리,절연하는 절연막을 형성하는 공정과, 상기 에미터 영역의 표면에 접속되는 에미터 전극과 상기 베이스 영역의 표면과 상기 베이스 저농도 영역의 표면에 동시에 접속되는 베이스 전극 및 상기 컬렉터 고농도층의 표면에 접속되는 컬렉터 전극을 형성하는 공정으로 구성됨을 특징으로 하는 반도체장치의 제조방법.The first conductive type collector high concentration layer and the collector low concentration layer are patterned using a first mask made to form a base region and a base low concentration region on a substrate, and then a second conductive type impurity is implanted from the surface of the substrate to diffuse. Forming a base region and a low concentration region of the base formed by lateral diffusion of the base region; patterning by using a second mask; and implanting and diffusing impurities of a first conductivity type from the surface of the base region. Forming an emitter region; forming an insulating film for patterning by using a third mask and separating and insulating an electrode to be connected to the surface of the emitter region and the base region; and on the surface of the emitter region. The emitter electrode connected to the surface of the base region and the surface of the base low concentration region Which is connected a base electrode and a method of manufacturing a semiconductor device, characterized by it consists of a step of forming a collector electrode connected to a surface of the high concentration collector layer. 제6항에 있어서, 상기 베이스 영역과 상기 베이스 저농도 영역이 서로 다른 접합 깊이를 가지도록 형성함을 특징으로 하는 반도체장치의 제조방법.The method of claim 6, wherein the base region and the base low concentration region are formed to have different junction depths. 제6항 또는 제7항에 있어서, 상기 제1마스크의 형태가 1개 또는 2이상의 띠 모양으로 이루어짐을 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 6 or 7, wherein the first mask has a shape of one or two or more bands. 제6항 또는 제7항에 있어서, 상기 제1마스크의 형태가 다수의 다각형 또는 원형으로 이루어짐을 특징으로 하는 반도체장치의 제조방법.The method of claim 6, wherein the first mask has a plurality of polygons or circles. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930030729A 1993-12-29 1993-12-29 Method for manufacturing a semiconductor device KR970010739B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030729A KR970010739B1 (en) 1993-12-29 1993-12-29 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030729A KR970010739B1 (en) 1993-12-29 1993-12-29 Method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
KR950021735A true KR950021735A (en) 1995-07-26
KR970010739B1 KR970010739B1 (en) 1997-06-30

Family

ID=19373712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030729A KR970010739B1 (en) 1993-12-29 1993-12-29 Method for manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR970010739B1 (en)

Also Published As

Publication number Publication date
KR970010739B1 (en) 1997-06-30

Similar Documents

Publication Publication Date Title
KR890003038A (en) Semiconductor manufacturing process with pedestal structure
KR840006872A (en) Semiconductor integrated circuit device and manufacturing method thereof
KR900000981A (en) Manufacturing Method of Semiconductor Device
KR960012318A (en) Semiconductor device and manufacturing method thereof
KR970013321A (en) Semiconductor device and manufacturing method
KR970024165A (en) A Semiconductor Integrated Circuit and Its Fabricating Method
KR970054359A (en) Bipolar transistors and methods of manufacturing the same
KR970077166A (en) Method for forming a triple well in a semiconductor substrate
US3945857A (en) Method for fabricating double-diffused, lateral transistors
KR960702680A (en) High Voltage Vertical Trench Semiconductor Devices (HIGH-VOLTAGE, VERTICAL-TRENCH SEMICONDUCTOR DEVICE)
KR850000786A (en) Semiconductor device and manufacturing method thereof
KR890005882A (en) Vertical semiconductor devices
KR970018525A (en) A trench DMOS semiconductor device and a method of fabricating the same
KR950021735A (en) High speed switching semiconductor device and manufacturing method thereof
KR970024275A (en) Transistor with increased safe operating area and manufacturing method thereof
KR890008997A (en) Semiconductor Bipolar Transistors with Base and Emitter Structures in Trench and Methods for Manufacturing the Same
KR100247281B1 (en) Junction capacitor using bipolar transistor structure and manufacturing method thereof
KR0152897B1 (en) Bipolar device and method of manufacturing the same
JPS6258678A (en) Transistor
JP2859400B2 (en) Manufacturing method of gate turn-off thyristor
RU2065225C1 (en) Method of manufacture of bipolar transistor with emitter- coupled gate
KR890013792A (en) Semiconductor device and manufacturing method
JPH05283715A (en) Highly stable zener diode
KR920015421A (en) Semiconductor device and manufacturing method thereof
JP3226232B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120918

Year of fee payment: 16

EXPY Expiration of term