KR950020712A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR950020712A KR950020712A KR1019940039294A KR19940039294A KR950020712A KR 950020712 A KR950020712 A KR 950020712A KR 1019940039294 A KR1019940039294 A KR 1019940039294A KR 19940039294 A KR19940039294 A KR 19940039294A KR 950020712 A KR950020712 A KR 950020712A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- data
- memory
- cell unit
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
반도체 기억장치에 있어서, 다수의 메모리셀을 직렬로 연결함으로써 형성된 다수의 메모리셀 유니트가 제공됨과 더불어 각 메모리셀 유니트가 비트선에 접속되고, 반도체 기억장치는 이전의 행어드레스가 현재의 행어드레스와 동일한 메모리셀을 지정할 때 독출 동작시 레지스터셀의 데이터를 직접 독출하기 위한 제어회로와, 메모리셀 유니트의 임의의 메모리셀의 데이터를 비트선 콘택트에 가장 가까운 메모리셀의 데이터로 교체하기 위한 데이터 교체 제어회로 및 메모리셀 유니트(33a)중의 메모리 유니트를 선택하는 행어드레스(AR0∼AR5)의 부분 보다 상위 어드레스에 대해 메모리셀 유니트(33a)의 메모리를 선택하는 대응 행어드레스(AR5, AR7)를 위한 행디코더를 구비하여 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 NAND형 DRAM의 나타낸 회로구성도.
제2도는 본 발명의 제1실시예에 이용한 헹어드레스 래치회로의 구성을 개략적으로 나타낸 도면.
제3도는 본 발명의 제1실시예에 이용한 행어드레스 비교회로의 구체적인 구성을 나타낸 도면.
제4도는 본 발명의 제1실시예에 이용한 디코더 선택회로의 구체적인 구성을 나타낸 도면.
제5도는 본 발명의 제1실시예에 이용한 행디코더의 구체적인 구성을 나타낸 도면.
제6도는 본 발명의 제1실시예에 이용한 레지스터셀용 디코더의 구체적인 구성을 나타낸 도면.
Claims (29)
- 다수의 메모리셀 유니트를 갖춤과 더불어 각 메모리셀 유니트가 다수의 메모리셀로 형성되고, 메모리셀 어레이 내에서의 메모리셀의 위치가 행어드레스에 의해 지정되는 메모리셀 어레이와, 메모리셀 유니트의 각 메모리셀로부터 독출된 데이터를 잠정적으로 저장하고, 메모리셀 유니트의 각 메모리셀에 기록될 데이터를 잠정적으로 저장하기 위한 다수의 레지스터셀, 이러한 행어드레스들이 동일한 메모리셀 유니트를 지정하는가의 여부를 식별하도록 이전의 행어드레스와 현재의 행어드레스를 비교하기 위한 식별수단 및, 이전의 행어드레스가 상기 식별수단에 의해 현재의 행어드레스로서 동일한 메모리셀을 저장하는 것을 식별할 때의 독출동작 동안 레지스터 셀의 데이터를 직접 독출하기 위한 독출수단을 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 이전의 행어드레스가 상기 식별수단에 의해 현재의 행어드레스로서 동일한 메모리셀을 지정하는 것을 식별할 때의 기록동작시 레지스터셀로 데이터를 기록함과 더불어 메모리셀에 데이터를 저장하기 위한 기록수단을 더 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제2항에 있어서, 리프레쉬 동작시 선택되도록 리프레쉬하기 위한 레지스터를 더 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 다수의 메모리셀 유니트를 갖추고, 다수의 메모리셀이 직렬로 연결됨으로써 형성된 다수의 메모리셀 유니트로 형성되고, 메모리셀 어레이 내에서의 메모리셀의 위치가 행어드레스에 의해 지정되는 메모리셀 어레이와, 메모리셀 유니트의 각 메모리셀로부터 독출된 데이터를 잠정적으로 저장하고, 메모리셀 유니트의 각 메모리셀에 기록될 데이터를 잠정적으로 저장하기 위한 다수의 레지스터셀, 이러한 행어드레스들이 동일한 메모리셀 유니트를 지정하는가의 여부를 식별하도록 이전의 행어드레스와 현재의 행어드레스를 비교하기 위한 식별수단 및, 이전의 행어드레스가 상기 식별수단에 의해 현재의 행어드레스로서 동일한 메모리셀을 지정하는 것을 식별할 때의 기록동작동안 레지스터 셀에 대해 메모리셀의 데이터를 한번 독출하는 것 없이 레지스터 셀에 데이터를 기록함과 더불어 메모리셀에 데이터를 저장하기 위한 기록수단을 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제4항에 있어서, 리프레쉬 동작시 선택되도록 리프레쉬하기 위한 레지스터를 더 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 다수의 메모리셀 유니트를 갖춤과 더불어 각 메모리셀 유니트가 다수의 메모리셀을 직렬로 연결함으로써 형성되고, 비트선 콘택트에 의해 비트선에 연결된 메모리셀 어레이와, 상기 메모리셀 유니트의 메모리셀 저장된 데이터의 위치를 수정하기 위한 제어수단을 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제6항에 있어서, 상기 메모리셀 유니트 모든 열의 어레이에 대해 메모리셀 유니트의 메모리셀의 수의 전체 배수인 데이터를 잠정적으로 저장하기 위한 레지스터가 제공되는 것을 특징으로 하는 반도체 기억장치.
- 다수의 메모리셀 유니트를 갖춤과 더불어 각 메모리셀 유니트가 다수의 메모리셀을 직렬로 연결함으로써 형성되고, 비트선 콘택트에 의해 비트선에 연결된 메모리셀 어레이와, 상기 메모리셀 유니트의 다른 메모리셀의 데이터에 대해 상기 메모리셀 유니트의 임의의 메모리셀의 데이터를 교체하기 위한 제어수단을 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 상기 메모리셀 유니트 모든 열의 어레이에 대해 메모리셀 유니트의 메모리셀의 수의 전체 배수인 데이터를 잠정적으로 저장하기 위한 레지스터가 제공되는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 상기 제어회로가 상기 메모리셀 유니트의 임의의 메모리셀의 데이터를 상기 메모리셀 유니트의 비트선 콘택트에 가장 가까운 메모리셀의 데이터로 교체하는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 데이터의 위치를 교체하기 위한 상기 제어회로가 상기 메모리셀 유니트의 임의의 메모리셀의 데이터를 비트선 콘택트에 가장 가까운 메모리셀로 이동시키고, 상기 제어회로가 비트선 콘택트로부터 더욱 보이는 연속적으로 시프트된 메모리셀에 저장될 비트선 콘택트와 상기 임의 메모리셀 사이에 존재하는 메모리셀에 저장된 데이터를 제어하는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 상기 제어회로가 메모리셀과 동일한 기판상에 형성되는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 상기 제어회로가 메모리셀과 다른 기판상에 형성되고, 공통으로 다수의 메모리칩에 이용되는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 데이터가 메모리셀 유니트로부터 잠정적으로 저장하기 위한 메모리셀에 독출될 때, 외부에 대해 데이터가 수신/전송되는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 데이터가 잠정적인 저장을 위한 레지스터로부터 메모리셀 유니트에 저장될 때, 외부에 대해 데이터가 수신/전송되는 것을 특징으로 하는 반도체 기억장치.
- 제11항에 있어서, 상기 임의의 메모리셀의 데이터가 칩의 외부로부터 늦게 억세스된 데이터인 것을 특징으로 하는 반도체 기억장치.
- 다수의 메모리셀 유니트를 갖춤과 더불어 각 메모리셀 유니트가 다수의 메모리셀을 직렬로 연결함으로써 형성되고, 비트선 콘택트에 의해 비트선에 연결된 메모리셀 어레이와, 상기 메모리셀 유니트의 다른 메모리셀의 데이터에 대해 상기 메모리셀 유니트의 임의의 메모리셀의 데이터를 복사하기 위한 제어수단을 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제17항에 있어서, 상기 메모리셀 유니트 모든 열의 어레이에 대해 메모리셀 유니트의 메모리셀의 수의 전체 배수인 데이터를 잠정적으로 저장하기 위한 레지스터가 제공되는 것을 특징으로 하는 반도체 기억장치.
- 제17항에 있어서, 상기 제어회로가 상기 메모리셀 유니트의 임의의 메모리셀의 데이터를 비트선 콘택트에 가장 가까운 메모리셀의 데이터로 복사하는 것을 특징으로 하는 반도체 기억장치.
- 제17항에 있어서, 상기 제어회로가 메모리셀과 동일한 기판상에 형성되는 것을 특징으로 하는 반도체 기억장치.
- 제17항에 있어서 상기 제어회로가 메모리셀과 다른 기판상에 형성되고, 공통으로 다수의 메모리칩에 이용되는 것을 특징으로 하는 반도체 기억장치.
- 제17항에 있어서, 데이터가 메모리셀 유니트로부터 잠정적으로 저장하기 위한 메모리셀에 독출될 때, 외부에 대해 데이터가 수신/전송되는 것을 특징으로 하는 반도체 기억장치.
- 제17항에 있어서, 데이터가 잠정적인 저장을 위한 레지스터로부터 메모리셀 유니트에 저장될 때, 외부에 대해 데이터가 수신/전송되는 것을 특징으로 하는 반도체 기억장치.
- 제19항에 있어서, 상기 임의의 메모리셀의 데이터가 칩의 외부로부터 늦게 억세스된 데이터인 것을 특징으로 하는 반도체 기억장치.
- 다수의 메모리셀 유니트를 갖춤과 더불어 각 메모리셀 유니트가 다수의 메모리셀을 직렬로 연결함으로써 형성되고, 비트선 콘택트에 의해 비트선에 연결된 메모리셀 어레이와, 메모리셀 유니트를 지정하기 위한 어드레스 비트와, 메모리셀 유니트내의 메모리셀을 지정하기 위한 어드레스 비트를 포함하는 행어드레스 및, 외부로부터 입력될 행어드레스 중 메모리셀 유니트를 지정하기 위한 행어드레스의 어드레스 비트의 부분보다 상위 비트 위치에 대응하는 메모리셀 유니트내의 메모리셀의 지정하기 위한 행어드레스의 다른 어드레스 비트를 교체하는 기능을 갖춘 행디코더를 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제25항에 있어서, 상기 메모리셀 유니트의 임의의 메모리셀의 데이터를 상기 비트선 콘택트에 가장 가까운 메모리셀의 데이터로 교체하기 위한 제어회로를 더 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제25항에 있어서, 외부로부터의 신호에 의한 다수 종류의 상기 열디코더에 기인하여 외부로부터 입력된 행어드레스의 배열을 교체하기 위한 회로를 더 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제26항에 있어서, 외부로부터의 신호에 의한 다수 종류의 상기 열디코더에 기인하여 외부로부터 입력된 행어드레스의 배열을 교체하기 위한 회로를 더 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 제26항에 있어서, 상기 임의의 메모리셀의 데이터가 칩의 외측으로부터 늦게 억세스된 데이터인 것을 특징으로 하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP93-348441 | 1993-12-27 | ||
| JP34844193A JPH07192459A (ja) | 1993-12-27 | 1993-12-27 | 半導体記憶装置 |
| JP93-349141 | 1993-12-28 | ||
| JP34914193 | 1993-12-28 | ||
| JP94-80424 | 1994-04-19 | ||
| JP08042494A JP3238568B2 (ja) | 1993-12-28 | 1994-04-19 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950020712A true KR950020712A (ko) | 1995-07-24 |
| KR0150496B1 KR0150496B1 (ko) | 1998-12-01 |
Family
ID=27303297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039294A KR0150496B1 (ko) | 1993-12-27 | 1994-12-27 | 반도체 기억장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0150496B1 (ko) |
-
1994
- 1994-12-27 KR KR1019940039294A patent/KR0150496B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0150496B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355376A (en) | Apparatus and method for utilizing partially defective memory devices | |
| US5974564A (en) | Method for remapping defective memory bit sets to non-defective memory bit sets | |
| US4473895A (en) | Semiconductor memory device | |
| US6252800B1 (en) | Semiconductor memory device | |
| KR900008637B1 (ko) | 여분의 회로부를 가지는 반도체 메모리 장치 | |
| EP0243859A2 (en) | Two port random access memory with column redundancy | |
| KR920013444A (ko) | 대용량메모리 및 고속메모리의 반도체 메모리장치 | |
| EP0264893A3 (en) | Semiconductor memory | |
| KR20090119899A (ko) | 메모리 어레이 에러 정정 장치, 시스템 및 방법 | |
| WO2013062874A1 (en) | Dram retention test method for dynamic error correction | |
| KR19990013963A (ko) | 다이나믹형 반도체 기억 장치 | |
| US5062081A (en) | Multiport memory collision/detection circuitry | |
| KR950030151A (ko) | 반도체 기억장치 | |
| KR940022583A (ko) | 병렬비트테스트모드내장 반도체 메모리 | |
| KR970072440A (ko) | 반도체 기억 장치 | |
| US20210295944A1 (en) | Semiconductor memory devices and repair methods of the semiconductor memory devices | |
| US20020176310A1 (en) | Dynamically configured storage array utilizing a split-decoder | |
| CN114138175A (zh) | 用于半导体存储器装置的行复制操作的保留行及相关联方法及系统 | |
| US5978302A (en) | Multi-bank architecture for a wide I/O DRAM | |
| KR970012708A (ko) | 집적 반도체 메모리 장치 | |
| US6772273B1 (en) | Block-level read while write method and apparatus | |
| US5386387A (en) | Semiconductor memory device including additional memory cell block having irregular memory cell arrangement | |
| US6477082B2 (en) | Burst access memory with zero wait states | |
| KR100267412B1 (ko) | 블럭 기록 기능이 있는 반도체 메모리 장치 | |
| US7263011B2 (en) | Memory circuit with flexible bitline-related and/or wordline-related defect memory cell substitution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |