KR950016015A - 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기 - Google Patents

부호화 및 복호화기능을 갖는 리드-솔로몬 복호기 Download PDF

Info

Publication number
KR950016015A
KR950016015A KR1019930025690A KR930025690A KR950016015A KR 950016015 A KR950016015 A KR 950016015A KR 1019930025690 A KR1019930025690 A KR 1019930025690A KR 930025690 A KR930025690 A KR 930025690A KR 950016015 A KR950016015 A KR 950016015A
Authority
KR
South Korea
Prior art keywords
output
mode
encoder
decoder
reed
Prior art date
Application number
KR1019930025690A
Other languages
English (en)
Other versions
KR950014021B1 (ko
Inventor
오영욱
김대영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930025690A priority Critical patent/KR950014021B1/ko
Publication of KR950016015A publication Critical patent/KR950016015A/ko
Application granted granted Critical
Publication of KR950014021B1 publication Critical patent/KR950014021B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기에 관한 것이다. 이를 위하여 복호기 모드인 경우 부합도의 값을 받아들이고, 부호기 모드인 경우 궤환되는 부호기의 최종출력을 받아들여 출력하기 위한 제1멀티플렉서와, 사용자가 지정한 모드가 복호기 모드인 경우에는 오류위치다항식의 교정항을 출력하고, 부호기 모드인 경우에는 생성다항식의 계수를 출력하기 위한 제1레지스터와, 복호기 모드인 경우 상기 제1레지스터에서 출력되는 오류위치다항식의 교정항과 상기 제1멀티플렉서에서 출력되는 부합도의 값을을 승산한 값과 오류위치다항식의 계수값을 가산하고, 부호기모드인 경우 상기 제1레지스터에서 출력되는 생성다항식의 계수와 상기 제1멀티플렉서에서 출력되는 궤환되는 부호기의 최종출력을 승산한 값과 이전에 가산된 값을 가산하기 위한 가산기와, 복호기 모드인 경우 오류위치다항식의 계수값을 저장하고, 부호기 모드인 경우 상기 가산기의 출력을 저장하기 위한 제2레지스터와, 복호기 모드인 경우 상기 제2레지스터에서 출력되는 오류위치다항식의 계수값을 입력으로 하고, 부호기 모드인 경우 상기 제2레지스터에서 출력되는 가산기의 출력을 입력으로 하여 그 출력을 상기 가산기 및 다음단의 제3레지스터로 인가하기 위한 제2멀티플렉서로 이루어짐으로써, 사용자가 설정하는 모드에 따라서 복호화 기능 및 부호화 기능을 수행할 수 있을뿐 아니라, 복호화기능을 수행할때 필요한 각종 셀(Cell)을 부호화기능을 수행할때와 공유함으로써 칩 면적을 줄일 수 있는 이점이 있다.

Description

부호화 및 복호화기능을 갖는 리드-솔로몬 복호기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 부호화 및 복호화기능을 수행하는 리드-솔로몬 복호기의 실시예를 나타낸 블럭도.

Claims (7)

  1. 갈로이스 필드(Galois Field; GF)상에서 부호화 및 복호화를 수행하기 위한 리드 솔로몬(Reed-Solomon: RS)복호기에 있어서, 복호기 모드인 경우 부합도(Eiscrepancy)의 값을 입력하고, 부호기 모드인 경우 궤환되는 부호기의 최종출력 데이타(feedback Data)를 입력하여 출력하기 위한 제1멀티플렉싱(Multiplexing)수단과; 복호기 모드인 경우에는 오류위치다항식의 교정항을 출력하고, 부호기 모드인 경우에는 생성다항식의 계수를 출력하기 위한 제1저장수단과; 복호기 모드인 경우 상기 제1저장수단에서 출력되는 오류위치 다항식의 교정항과 상기 제1멀티플렉싱 수단에서 출력되는 부합도의 값을 승산하고, 부호기 모드인 경우 상기 제1저장수단에서 출력되는 생성다항식의 계수와 상기 제1멀티플렉싱 수단에서 출력되는 궤환되는 부호기의 최종출력을 승산하기 위한 승산 수단과; 복호기 모드인 경우 상기 제1저장수단에서 출력되는 오류위치 다항식의 교정 항과 상기 제1멀티플렉싱 수단에서 출력되는 부합도의 값을 승산한 값과 오류위치다항식의 계수값을 가산하고, 부호기 모드인 경우 상기 제1저장수단에서 출력되는 생성다항식의 계수와 상기 제1멀티플렉싱 수단에서 출력되는 궤환되는 부호기의 최종 출력을 승산한 값과 이전에 가산된 값을 가산하기 위한 가산 수단과; 복호기 모드인 경우 오류위치다항식의 계수값을 저장하고, 부호기모드인 경우 상기 가산 수단의 출력을 저장하기 위한 제2저장수단과; 복호기 모드인 경우 상기 제2저장수단에서 출력되는 오류위치 다항식의 계수값을 입력으로 하고, 부호기 모드인 경우 상기 제2저장수단에서 출력되는 가산 수단의 출력을 입력으로 하여 그 출력을 상기 가산수단 및 다음단의 기설정된 저장수단으로 인가하기 위한 제2멀티플렉싱 수단을 포함하는 부호화 및 복호화기능을 갖는 리드 솔로몬 복호기.
  2. 제1항에 있어서, 상기 리드-솔로몬 복호기는 외부에서 사용자가 설정한 값에 응답하여 부호기 및 복호기로 사용될 수 있음을 특징으로 하는 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기.
  3. 제1항에 있어서, 상기 리드-솔로몬 복호기는 부호기에 필요한 생성다항식의 게수를 오류위치다항식의 교정항과 공유함을 특징으로 하는 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기.
  4. 제1항에 있어서, 상기 리드-솔로몬 복호기는 부호기에 필요한 승산 수단을 오류위치 다항식에 사용되는 승산 수단과 공유함을 특징으로 하느 부호화 및 복호화기능을갖는 리드-솔로몬 복호기.
  5. 제1항에 있어서, 상기 리드-솔로몬 복호기는 가산 수단을 오류위치다항식에 사용되는 가산 수단과 공유함을 특징으로 하는 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기.
  6. 제1항에 있어서, 상기 리드-솔로몬 복호기는 부호기에 필요한 저장수단을 오류 위치다항식에 사용되는 저장수단과 공유함을 특징으로 하는 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기.
  7. 제1항에 있어서, 상기 리드-솔로몬 복호기는 부호기에 필요한 궤환되는 최종 출력값을 오류위치다항식에 사용되는 부합도와 공유함을 특징으로 하는 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025690A 1993-11-29 1993-11-29 부호화 및 복호화 기능을 갖는 리드-솔로몬 복호기 KR950014021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930025690A KR950014021B1 (ko) 1993-11-29 1993-11-29 부호화 및 복호화 기능을 갖는 리드-솔로몬 복호기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025690A KR950014021B1 (ko) 1993-11-29 1993-11-29 부호화 및 복호화 기능을 갖는 리드-솔로몬 복호기

Publications (2)

Publication Number Publication Date
KR950016015A true KR950016015A (ko) 1995-06-17
KR950014021B1 KR950014021B1 (ko) 1995-11-20

Family

ID=19369249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025690A KR950014021B1 (ko) 1993-11-29 1993-11-29 부호화 및 복호화 기능을 갖는 리드-솔로몬 복호기

Country Status (1)

Country Link
KR (1) KR950014021B1 (ko)

Also Published As

Publication number Publication date
KR950014021B1 (ko) 1995-11-20

Similar Documents

Publication Publication Date Title
US4873688A (en) High-speed real-time Reed-Solomon decoder
Chang et al. A Reed-Solomon product-code (RS-PC) decoder chip for DVD applications
EP0114938B1 (en) On-the-fly multibyte error correction
US20030192007A1 (en) Code-programmable field-programmable architecturally-systolic Reed-Solomon BCH error correction decoder integrated circuit and error correction decoding method
US5185711A (en) Apparatus for dividing elements of a finite galois field and decoding error correction codes
US7089276B2 (en) Modular Galois-field subfield-power integrated inverter-multiplier circuit for Galois-field division over GF(256)
Chang et al. New serial architecture for the Berlekamp-Massey algorithm
KR100260415B1 (ko) 고속시리얼에러위치다항식계산회로
KR970078044A (ko) 리드 솔로몬 복호기의 에러 위치 다항식 계산 장치
US20040078747A1 (en) Generalized forney algorithm circuit
KR960020022A (ko) 오류 위치 및 추정 다항식의 계산회로 및 이를 이용한 리드-솔로몬 복호기
US5964826A (en) Division circuits based on power-sum circuit for finite field GF(2m)
Moreno et al. Divisibility properties for covering radius of certain cyclic codes
Truong et al. A new decoding algorithm for correcting both erasures and errors of Reed-Solomon codes
KR950016015A (ko) 부호화 및 복호화기능을 갖는 리드-솔로몬 복호기
WO1991020028A1 (en) Universal galois field multiplier
US6971056B1 (en) Decoder-usable syndrome generation with representation generated with information based on vector portion
Lee et al. Algebraic decoding of quasi-reversible BCH codes using band matrices
US6704901B1 (en) Runtime programmable Reed-Solomon decoder
US11438013B2 (en) Low-power error correction code computation in GF (2R)
Politano A 30 mbits/s (255,223) Reed-Solomon decoder
KR100335482B1 (ko) 에러정정시스템
Chang et al. A universal VLSI architecture for Reed–Solomon error-and-erasure decoders
JPS6355815B2 (ko)
RU2591474C1 (ru) Параллельный реконфигурируемый кодер бчх кодов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee