KR950013043A - Logic circuit with error detection, redundant resource management method and fault tolerant system - Google Patents

Logic circuit with error detection, redundant resource management method and fault tolerant system Download PDF

Info

Publication number
KR950013043A
KR950013043A KR1019940026329A KR19940026329A KR950013043A KR 950013043 A KR950013043 A KR 950013043A KR 1019940026329 A KR1019940026329 A KR 1019940026329A KR 19940026329 A KR19940026329 A KR 19940026329A KR 950013043 A KR950013043 A KR 950013043A
Authority
KR
South Korea
Prior art keywords
task
computer
computer module
executed
output signal
Prior art date
Application number
KR1019940026329A
Other languages
Korean (ko)
Other versions
KR100375691B1 (en
Inventor
노부야스 가네가와
쇼우지 스즈끼
요시미찌 사또
고레후미 다시로
게이스께 베쯔끼
히로시 사또
마꼬또 노우미
신야 오오소지
Original Assignee
가나이 쯔도무
가부시끼 가이샤 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25801393A external-priority patent/JP3279004B2/en
Priority claimed from JP02766494A external-priority patent/JP3206275B2/en
Application filed by 가나이 쯔도무, 가부시끼 가이샤 세이사꾸쇼 filed Critical 가나이 쯔도무
Publication of KR950013043A publication Critical patent/KR950013043A/en
Application granted granted Critical
Publication of KR100375691B1 publication Critical patent/KR100375691B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G06F11/188—Voting techniques where exact match is not required
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 셀프체크회로 및 그 구성방법에 관한 것으로 특히 고신뢰시스템구성에 적합한 셀프체크비교회로에 관한 것이다. 본 발명에서는, 복수의 신호를 출력하는 기능블록을 적어도 2중화 구성으로 하고, 이들 기능블록출력을 비교하는 비교회로를 구비하고, 비교결과에 기초하여 오류를 검출하는 오류검출기능를 가진 논리회로에 있어서, 한쪽 기능블록의 출력신호에 대하여, 미리 각 출력신호마다 할당된 고유의 파형, 즉 직교파형생성회로에서 생성되는 직교파형을 중첩하는 합성부를 설치하고, 이 합성부에서의 출력과 상기 다른쪽의 기능블록으로부터의 출력을 비교하고, 이들 양출력에 각각 고유의 파형이 존재할 경우에 한하여, 상기 양기능블록을 포함한 회로전체가 정상이라고 판정하도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a self-check circuit and a method of constructing the same, and more particularly, to a self-check non-intersection suitable for high reliability system configuration. In the present invention, in a logic circuit having an error detection function for detecting an error based on a comparison result, the function block for outputting a plurality of signals is configured to be at least redundant, and a comparison circuit for comparing these function block outputs is provided. And a synthesizer for superimposing a unique waveform allocated to each output signal in advance, that is, an orthogonal waveform generated by a quadrature waveform generation circuit, with respect to the output signal of one functional block. The outputs from the functional blocks are compared and it is determined that the entire circuit including the two functional blocks is normal as long as there is a unique waveform in each of these outputs.

Description

오류검출기능을 가진 논리회로, 용장자원의 관리방법 및 그것을 이용한 폴트톨러런트 시스템Logic circuit with error detection, redundant resource management method and fault tolerant system

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 기본적인 실시예의 구성도이고,1 is a block diagram of a basic embodiment of the present invention,

제2도는 기능블록에 대응한 실시예의 구성도이며,2 is a configuration diagram of an embodiment corresponding to a functional block,

제15도는 본 발명에 의한 회로레이아웃의 설명도이고,15 is an explanatory diagram of a circuit layout according to the present invention;

제16도는 본 발명에 의한 셀프체킹컴퓨터의 구성도이다.16 is a block diagram of a self-checking computer according to the present invention.

Claims (30)

적어도 2중화된 기능블록의 출력을 비교하여, 오류를 검출하는 오류검출기능을 가진 논리회로에 있어서, 상기 2중화된 기능블록의 출력중 한쪽 또는 양쪽에 상기 각 블록마다 미리 할당된 고유의 파형을 중첩하는 합성수단을 설치하고, 상기 합성수단으로부터의 출력에 의거하여 오류를 검출하는 것을 특징으로 하는 오류검출기능을 가진 논리회로.A logic circuit having an error detection function that detects an error by comparing the outputs of at least doubled functional blocks, wherein a unique waveform previously assigned to each block is assigned to one or both of the outputs of the doubled functional blocks. A logic circuit having an error detection function, characterized by providing overlapping synthesizing means and detecting an error based on an output from said synthesizing means. 제1항에 있어서, 상기 합성수단은, 상기 기능블록마다 미리 할당된 고유의 파형을 생성하는 파형생성수단과, 상기 생성된 고유의 파형과 상기 기능 블록으로부터의 출력과의 배타적 논리합을 연산하는 논리연산수단을 가지는 것을 특징으로 하는 오류검출기능을 가진 논리회로.2. The logic according to claim 1, wherein said synthesizing means comprises: logic for generating an exclusive logical sum of waveform generation means for generating a unique waveform pre-allocated for each of said functional blocks, and said generated unique waveform and an output from said functional block. A logic circuit having an error detection function, characterized by having a calculation means. 복수의 신호를 출력하는 기능블록을 적어도 2중화 구성으로 하고, 이들 기능블록의 출력의 비교결과에 의거하여 오류를 검출하는 오류검출기능을 가진 논리회로에 있어서, 한쪽의 상기 기능블록의 출력신호에 대하여, 미리 각 출력신호마다 할당된 고유의 파형을 중첩하는 합성수단과, 상기 합성수단으로부터 출력과 다른쪽의 상기 기능블록으로 부터 출력을 비교함으로써 오류를 검출하는 비교수단을 포함하는 것을 특징으로 하는 오류검출기능을 가진 논리회로.A logic circuit having an error detection function for detecting an error based on a comparison result of an output of these function blocks, with a function block for outputting a plurality of signals, wherein the function block outputs a plurality of signals. And synthesizing means for superimposing a unique waveform allocated to each output signal in advance, and comparing means for detecting an error by comparing an output from the synthesizing means with an output from the other functional block. Logic circuit with error detection. 제3항에 있어서, 상기 합성수단은, 상기 미리 각 출력신호마다 할당된 고유의 파형을 생성하는 파형생성수단과, 상기 생성된 고유파형과 상기 한쪽 기능블록으로부터의 각 출력신호와의 배타적 논리합을 연산하는 논리연산수단을 가지는 것을 특징으로 하는 오류검출기능을 가진 논리회로.4. The synthesizing means according to claim 3, wherein the synthesizing means comprises: waveform generating means for generating a unique waveform previously assigned to each output signal, and an exclusive logical sum of the generated eigenwave waveform and each output signal from the one functional block. A logic circuit having an error detection function, characterized by having a logic operation means for calculating. 제3항에 있어서, 미리 각 출력신호마다 할당된 상기 고유의 파형은 상호에 대해 무상관인 파형인 것을 특징으로 하는 오류검출기능을 가진 논리회로.4. The logic circuit according to claim 3, wherein said unique waveforms previously assigned to each output signal are waveforms that have nothing to do with each other. 제3항에 있어서, 미리 각 출력신호마다 할당된 상기 고유의 파형은 상호 직교하는 파형인 것을 특징으로 하는 오류검출기능을 가진 논리회로.4. The logic circuit having an error detection function according to claim 3, wherein said unique waveforms previously assigned to each output signal are waveforms orthogonal to each other. 복수의 신호를 출력하는 기능블록을 적어도 2중화 구성으로 하고, 이들 기능블록의 출력의 비교효과에 의거하여 오류를 검출하는 것을 특징으로 하는 오류검출기능을 가진 논리회로에 있어서, 한쪽의 상기 기능블록의 출력신호에 대해, 미리 각 출력신호마다 할당된 고유의 파형을 중첩하는 제1의 합성수단과, 다른쪽의 상기 기능블록의 출력신호에 대해, 미리 각 출력신호마다 할당된 고유의 파형을 중첩하는 제2의 합성수단과, 상기 제1의 합성수단으로부터의 출력과 상기 제2의 합성수단으로부터의 출력을 비교함으로써 오류를 검출하는 비교수단을 포함하는 것을 특징으로 하는 오류검출기능을 가진 논리회로.In a logic circuit having an error detection function, the functional block for outputting a plurality of signals is configured to be at least redundant, and the error is detected based on a comparison effect of the outputs of these functional blocks. First synthesizing means for superimposing a unique waveform previously assigned to each output signal with respect to an output signal of &lt; RTI ID = 0.0 &gt; and &lt; / RTI &gt; Second synthesizing means and comparing means for detecting an error by comparing an output from said first synthesizing means with an output from said second synthesizing means. . 2중화 구성된 복수의 신호를 출력하는 기능블록간에서의 출력신호를 비교해 오류를 검출하는 방법에 있어서, 상기 2중화된 기능블록중 한쪽의 각 출력신호에 대해, 미리 각 출력신호마다 할당된 고유의 파형을 중첩하고, 상기 2중화된 기능블록중 다른쪽의 각 출력신호와 상기 고유의 파형이 중첩된 각 출력신호를 비교하여 오류를 검출하는 것을 특징으로 하는 오류검출방법.A method of detecting an error by comparing output signals among functional blocks for outputting a plurality of signals configured to be dualized, wherein a unique value assigned to each output signal in advance for each output signal of one of the redundant functional blocks An error detection method is characterized in that an error is detected by overlapping waveforms and comparing the respective output signals on the other side of the redundant functional block with each output signal on which the unique waveform overlaps. 제8항에 있어서, 상기 2중화된 기능블록중 한쪽의 각 출력신호와, 미리 각 출력신호마다 할당된 고유의 파형과의 배타적 논리합을 취함으로써, 상기 고유파형의 중첩을 행하는 것을 특징으로 하는 오류검출방법.9. The error according to claim 8, wherein the exclusive waveform is overlapped by taking an exclusive logical sum of each output signal of one of the redundant functional blocks and a unique waveform allocated to each output signal in advance. Detection method. 2중화 구성된 복수의 신호를 출력하는 기능블록간에서의 출력신호를 비교하여 오류를 검출하는 방법에 있어서, 상기 2중화된 기능블록중 한쪽의 각 출력신호에 대해, 미리 각 출력신호 마다 할당된 고유의 파형을 중첩하고, 상기 2중화된 기능블럭중 다른쪽의 각 출력신호와 상기 고유의 파형이 중첩된 각 출력신호를 비교하여, 비교결과, 상기 미리 할당된 고유의 파형 이외의 파형이 얻어진 경우 또는 상기 미리 할당된 고유의 파형이 얻어지지 않는 경우에는, 오류가 있는 것으로 판정하는 것을 특징으로 하는 오류검출방법.A method for detecting an error by comparing output signals among functional blocks for outputting a plurality of redundantly configured signals, the inherent uniqueness assigned to each output signal in advance for each output signal of one of the duplicated functional blocks Superimposed waveforms, and comparing the respective output signals of the duplicated function block with the respective output signals in which the unique waveforms are superimposed; Or if the unique waveform assigned in advance is not obtained, determining that there is an error. 오류검출기능을 가진 논리회로에 있어서, 적어도 CPU, 인터럽트 콘트롤러 및 타이머로 이루어지고 복수의 출력신호를 생성하는 제1회로, 상기 제1회로와 동일한 기능을 가진 제2회로와, 상기 제1및 제2회로로부터의 각 출력신호를 비교하는 비교회로와, 상기 제1및 제2회로내에, 상기 복수의 출력신호에 대해 미리 각 출력신호마다 할당된 고유의 파형을 중첩하는 제1 및 제2합성회로를 각각 설치하고, 상기 제1회로, 제2회로 및 비교회로를 각각 다른 칩 위에 배치한 것을 특징으로 하는 오류검출기능을 가진 논리회로.A logic circuit having an error detection function, comprising: a first circuit comprising at least a CPU, an interrupt controller, and a timer and generating a plurality of output signals, a second circuit having the same function as the first circuit, and the first and the first circuits; A comparison circuit for comparing the respective output signals from the two circuits, and first and second synthesis circuits in the first and second circuits superimposing unique waveforms assigned to each output signal in advance for the plurality of output signals; And a first circuit, a second circuit, and a comparison circuit are arranged on different chips, respectively. 폴트톨러런트시스템에 있어서, 복수의 신호를 출력하는 기능블록을 적어도 2중화구성으로 하고 이들 한쪽의 기능블록의 출력신호에 대해, 미리 각 출력신호마다 할당된 고유의 파형을 중첩하는 합성수단을 설치하고, 상기 합성수단으로부터의 출력과 상기 다른쪽의 기능블록으로부터의 출력을 비교함으로써 오류를 검출하는 제1및 제2계산기와, 상기 제1 및 제2계산의 출력중 어느 한쪽을 선택하여 외부로 출력하는 절환제어회로를 가지고, 상기 절환제어회로는, 상기 제1 및 제2계산기로부터 출력되는 오류검출신호에 기초하여 어느 한쪽의 계산기출력을 선택하는 것을 특징으로 하는 폴트톨러런트시스템.In a fault tolerant system, at least a functional block for outputting a plurality of signals is configured to be at least redundant, and synthesizing means for superposing a unique waveform allocated to each output signal in advance is provided for the output signal of one of these functional blocks. Select one of the first and second calculators for detecting an error by comparing the output from the synthesizing unit with the output from the other functional block, and the output of the first and second calculations And a switching control circuit for outputting, wherein the switching control circuit selects any one of the calculator outputs based on the error detection signals output from the first and second calculators. 복수의 태스크를 복수의 컴퓨터모듈에서 할당실행하는 분산형 폴트톨러런트 컴퓨터시스템에 있어서, 시스템내의 임의의 컴퓨터모듈에 고장이 발생한 경우, 당해 고장이 발생한 컴퓨터모듈이 실행하고 있던 태스크와 다른 태스크가 할당되어 있던 다른 컴퓨터모듈 중에서 적어도 하나 이상의 컴퓨터모듈을 선택하고, 당해 선택한 컴퓨터모듈에 대해 상기 고장이 발생한 컴퓨터모듈이 실행하고 있던 태스크를 할당하여 실행시키는 선택 실행수단을 설치하는 것을 특징으로 하는 폴트톨러런트컴퓨터 시스템.In a distributed fault tolerant computer system in which a plurality of tasks are assigned and executed by a plurality of computer modules, when a failure occurs in any computer module in the system, a task different from the task executed by the computer module in which the failure occurs is assigned. A fault tolerant comprising selecting at least one computer module from among other computer modules, and selecting selecting means for assigning and executing a task executed by the computer module in which the failure has occurred for the selected computer module Computer system. 복수의 태스크를 복수의 컴퓨터모듈에서 할당실행하는 분산형 폴트톨러런트 컴퓨터시스템에 있어서, 시스템내의 모든 컴퓨터모듈이 상기 각 태스크마다 소정의 용장도의 미리 할당된 태스크를 실행하고, 시스템내의 임의의 컴퓨터모듈에 고장이 발생한 경우, 당해 고장이 발생한 컴퓨터모듈이 실행하고 있던 태스크와 다른 태스크가 할당된 다른 컴퓨터모듈 중에서 적어도 하나 이상의 컴퓨터모듈을 선택하고, 당해 선택한 컴퓨터모듈에 대해 상기 고장이 발생한 컴퓨터모듈이 실행하고 있던 태스크를 할당해 실행시키는 선택 실행수단을 설치한 것을 특징으로 하는 폴트톨러런트 컴퓨터시스템.In a distributed fault tolerant computer system in which a plurality of tasks are assigned and executed by a plurality of computer modules, all computer modules in the system execute pre-assigned tasks of predetermined redundancy for each of the above tasks, and any computer in the system. If a module failure occurs, at least one or more computer modules are selected from among tasks executed by the computer module in which the failure occurs and other computer modules to which other tasks are assigned, and the computer module in which the failure occurs for the selected computer module is selected. A fault-tolerant computer system, comprising selecting execution means for allocating and executing a task being executed. 제14항에 있어서, 상기 선택실행수단은, 상기 시스템내에 실행되는 각 태스크의 중요도에 기초하여, 상기 다른 태스크가 할당되어 있던 다른 컴퓨터모듈로부터 선택해야할 컴퓨터모듈을 결정하는 것을 특징으로 하는 분산형 폴트톨러런트 컴퓨터시스템.15. The distributed fault according to claim 14, wherein said selection execution means determines a computer module to be selected from other computer modules to which the other task has been assigned based on the importance of each task executed in the system. Tolerant computer system. 제15항에 있어서, 상기 각 컴퓨터모듈은, 자기의 컴퓨터모듈내에서 발생한 폴트의 상황을 나타내는 정보를 다른 컴퓨터모듈에 상호 송신할 수 있는 통신제어수단을 가지는 것을 특징으로 하는 분산형 폴트톨러런트 컴퓨터시스템.16. The distributed fault tolerant computer according to claim 15, wherein each computer module has communication control means capable of mutually transmitting information indicating a fault condition occurring in its own computer module to another computer module. system. 복수의 태스크를 복수의 컴퓨터모듈에 할당해 실행하고, 각 태스크는 복수의 용장인 컴퓨터모듈에서 실행되는 분산형 폴트톨러런트시스템에 있어서, 상기 복수의 컴퓨터모듈중 정상인 컴퓨터모듈의 수 및 상기 각 태스크의 중요도에 기초하여, 상기 각 태스크를 실행하는 컴퓨터모듈의 수를 변화시키는 테스트 할당수단을 설치한 것을 특징으로 하는 분산형 폴트톨러런트 컴퓨터시스템.In a distributed fault tolerant system in which a plurality of tasks are assigned to a plurality of computer modules and executed, and each task is executed in a plurality of redundant computer modules, the number of computer modules that are normal among the plurality of computer modules and the respective tasks. And a test allocating means for varying the number of computer modules executing the tasks, based on the importance of the distributed fault tolerance computer system. 복수의 컴퓨터모듈로 구성되고, 복수의 태스크를 컴퓨터모듈로 실행하며, 각각의 태스크는 복수의 용장인 컴퓨터모듈에서 실행되는 분산형 폴트톨러런트 컴퓨터시스템에 있어서의 용장자원의 관리방법에 있어서, 정상인 컴퓨터모듈의 수 및 각 태스크의 중요도에 따라 각 태스크를 용장으로 실행하는 컴퓨터모듈의 수를 변화시키는 것을 특징으로 하는 용장자원 관리방법.Comprised of a plurality of computer modules, a plurality of tasks are executed by a computer module, each task is a normal management method of the redundant resources in a distributed fault tolerant computer system that is executed in a plurality of redundant computer modules. A redundant resource management method characterized by varying the number of computer modules executing each task redundantly according to the number of computer modules and the importance of each task. 제18항에 있어서, 고장발생에 의해 정상인 컴퓨터모듈의 수가 감소한 경우에는, 상기 각 태스크를 용장으로 실행하는 컴퓨터모듈의 수를 감소시키고, 보다 중요도가 높은 태스크에는 보다 많은 컴퓨터모듈을 할당하는 것을 특징으로 하는 용장자원의 관리방법.19. The method of claim 18, wherein when the number of computer modules that is normal due to a failure occurs, the number of computer modules that execute each task for redundancy is reduced, and more computer modules are allocated to tasks of higher importance. Management method of redundant resources. 제18항에 있어서, 용장으로 실행하고 있는 컴퓨터모듈수에 있어서의 폴트검출상황에 기초하여, 각 태스크마다 평가관수를 산출하고, 평가관수치가 저하된 제1태스크가 있는 경우에는, 평가관수치가 보다 큰 제2태스크를 실행하고 있는 컴퓨터모듈에 제1태스크를 실행시키는 것을 특징으로 하는 용장자원의 관리방법.19. The evaluation officer value according to claim 18, wherein the evaluation officer number is calculated for each task based on the fault detection situation in the number of computer modules executed for redundant use, and there is a first task in which the evaluation officer value is lowered. And executing the first task to the computer module executing the larger second task. 제20항에 있어서, 모든 컴퓨터모듈이 각 태스크마다의 평가관수를 산출하고, 평가 관수치가 저하된 제1태스크가 있는 경우에는, 만약 자기의 컴퓨터모듈내에서 실행하고 있는 제2태스크의 평가관수치가 제1의 태스크보다 크다면, 컴퓨터모듈의 단독판단으로 제2태스크의 실행을 중지하고, 제1태스크를 실행하는 것을 특징으로 하는 용장자원의 관리방법.21. The evaluator of the second task executed in the computer module according to claim 20, wherein all computer modules calculate the evaluator for each task, and if there is a first task in which the evaluator is lowered, If the numerical value is larger than the first task, execution of the second task is stopped by the sole determination of the computer module, and the first task is executed. 제18항에 있어서, 각각의 컴퓨너모듈에 있어서, 자기의 컴퓨터모듈에서 실행하고 있는 태스크번호 및 폴트발생정보를 다른 컴퓨터모듈에 통지하고, 다른 컴퓨터모듈로부터 통지된 폴트발생정보에 기초하여, 각 태스크의 신뢰도를 추정하고, 자기의 컴퓨터모듈에서 어느 태스크의 용장구성에 참가할 것인지를 결정하고, 참가할 태스크가 현재 실행하고 있는 태스크와 다른 경우에는 실행하고 있는 태스크를 상기 참가할 태스크로 절환하는 것을 특징으로 하는 용장자원의 관리방법.19. The computer program according to claim 18, wherein in each computer module, the task number and fault occurrence information executed in its own computer module are notified to other computer modules, and based on the fault occurrence information notified from another computer module, Estimating the reliability of the task, determining which task to participate in the redundant configuration of the computer module, and if the task to be joined is different from the currently executing task, switching the task being executed to the task to be joined; How to manage redundant resources. 제21항에 있어서, 컴퓨터모듈i(I:1,.....,N,N: 컴퓨터모듈의 갯수)에 대한 상기 평가관수를 이하의 식으로 정의되는 Fij로 하고, 이 평가관수 Fij를 최소로 하는 태스크 j를 실행해야할 처리로서 결정하는 것을 특징으로 하는 용장자원의 관리방법.22. The evaluation coefficient Fij according to claim 21, wherein the evaluation coefficient for the computer module i (I: 1, ..., N, N: the number of computer modules) is Fij, which is defined by the following equation. A management method for redundant resources, characterized in that it is determined as a process to execute the minimum task j. Fij=Lrj-LthijFij = Lrj-Lthij 단, Lthij: 컴퓨터모듈 i에 있어서의 태스크 j의 신뢰도 레벨의 문턱치, Lrj: 태스크 j의 신뢰로레벨, i: 자기 컴퓨터모듈의 번호, j: 태스크의 번호Where Lthij is the threshold of the reliability level of task j in computer module i, Lrj is the confidence level of task j, i is the number of its own computer module, j is the number of tasks. 제21항에 있어서, 컴퓨터모듈i(I:1,.....,N,N: 컴퓨터모듈의 갯수)에 대한 상기 평가관수를 이하의 식으로 정의되는 Fij로 하고, 이 평가관수 Fij를 최소로 하는 태스크 j를 실행해야할 처리로서 결정하는 것을 특징으로 하는 용장자원의 관리방법.22. The evaluation coefficient Fij according to claim 21, wherein the evaluation coefficient for the computer module i (I: 1, ..., N, N: the number of computer modules) is Fij, which is defined by the following equation. A management method for redundant resources, characterized in that it is determined as a process to execute the minimum task j. Fij=Lrj/LthijFij = Lrj / Lthij 단, Lthij: 컴퓨터모듈 i에 있어서의 태스크 j의 신뢰도 레벨의 문턱치, Lrj: 태스크 j의 신뢰로레벨, i: 자기 컴퓨터모듈의 번호, j: 태스크의 번호Where Lthij is the threshold of the reliability level of task j in computer module i, Lrj is the confidence level of task j, i is the number of its own computer module, j is the number of tasks. 제21항에 있어서, 컴퓨터모듈i(I:1,.....,N,N:컴퓨터모듈의 갯수)에 대한 상기 평가관수를 이하의 식으로 정의되는 Fij로 하고, 이 평가관수 Fij를 최소로 하는 태스크 j를 실행해야할 처리로서 결정하는 것을 특징으로 하는 용장자원의 관리방법.22. The evaluation coefficient Fij according to claim 21, wherein the evaluation coefficient for the computer module i (I: 1, ..., N, N: the number of computer modules) is Fij defined by the following equation. A management method for redundant resources, characterized in that it is determined as a process to execute the minimum task j. Fij=log{(1-Lthij)/Pej}Fij = log {(1-Lthij) / Pej} 단, Lthij: 컴퓨터모듈 i에 있어서의 태스크 j의 신뢰도 레벨의 문턱치, Pej: 태스크 j의 결과가 잘못되어 있을 확률, i: 자기 컴퓨터모듈의 번호, j: 태스크의 번호However, Lthij: threshold level of the reliability level of task j in computer module i, Pej: probability that the result of task j is wrong, i: number of own computer module, j: number of task 제23항에 있어서, 상기 Lthij 컴퓨너모듈마다 및 태스크마다 미리 결정되고, 상기 Lrj는 상기 폴트 발생 정보에 기초하여 결정되는 것을 특징으로 하는 용장자원의 관리방법.24. The method of claim 23, wherein the Lthij computer module is predetermined for each task and for each task, and the Lrj is determined based on the fault occurrence information. 제23항에 있어서, 상기 평가관수 Fij를 최소로 하는 태스크 j의 결정시에, 이하의 관계식을 충족시킬 경우에, 당해 태스크 j를 참가해야할 태스크로 결정하는 것을 특징으로 하는 용장자원의 관리방법.24. The method for managing redundant resources according to claim 23, wherein in determining the task j for minimizing the evaluation irrigation Fij, if the following relational expression is satisfied, the task j is determined to be a task to participate. Fij〈Fik-δFij <Fik-δ 단, k: 현재 실행하고 있는 태스크의 번호, δ: 불감대의 폭Where k is the number of tasks currently being executed and δ is the width of the dead band. 제23항에 있어서, 상기 Lrj는, 폴트발생시, 시간의 경과에 따라 저하하는 것을 특징으로 하는 용장자원의 관리방법.24. The method of claim 23, wherein the Lrj decreases with time as a fault occurs. 제23항에 있어서, 상기 Lrj의 값은, 단위시간마다 태스크 j신뢰도 레벨의 이동평균으로서 설정되는 것을 특징으로 하는 용장자원의 관리방법.24. The redundant resource management method according to claim 23, wherein the value of Lrj is set as a moving average of task j reliability levels every unit time. 적응제어장치에 있어서, 제어대상의 내부상태를 추정하는 상태관측부와, 상기 제어대상으로의 제어출력을 생성하는 레귤레이터부와, 상기 제어대상의 특성을 식별하는 시스템식별부와, 시스템식별결과에 기초하여 상기 제어대상에 최적인 제어파라미터를 결정하는 최적레귤레이터설정부와, 상기 상태관측부 및 레귤레이터부에서 실행되는 처리를 태스크1로하고, 상기 시스템식별부 및 최적레귤레이터설정부에서 실행되는 처리를 테스크2로 하며, 상기 태스크 1보다도 태스크2의 중요도를 높게 설정한 다음, 상기 태스크 1및 태스크 2를 복수의 컴퓨터모듈에 할당하고, 상기 복수의 컴퓨터모듈중 임의의 컴퓨터모듈에 고장이 발생한 경우, 상기 태스크의 중요도에 따라 상기 태스크의 재설정을 행하는 태스크관리부를 설치한 것을 특징으로 하는 적응제어장치.An adaptive control apparatus comprising: a state observation section for estimating an internal state of a control target, a regulator unit for generating a control output to the control target, a system identification unit for identifying characteristics of the control target, and a system identification result. The optimum regulator setting unit for determining the optimal control parameter based on the control target and the processing executed in the state observation unit and the regulator unit are task 1, and the processing executed in the system identification unit and the optimum regulator setting unit is performed. If task 2 is set to be higher than task 1, the importance of task 2 is assigned, then task 1 and task 2 are assigned to a plurality of computer modules, and a failure occurs in any of the plurality of computer modules. And a task manager for resetting the task according to the importance of the task. Control devices. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940026329A 1993-10-15 1994-10-14 Logic circuit with fault detecting function, method for managing redundant resources and fault tolerant system using them KR100375691B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-258013 1993-10-15
JP25801393A JP3279004B2 (en) 1993-10-15 1993-10-15 Redundant resource management method and distributed fault tolerant computer system using the same
JP94-027664 1994-02-22
JP02766494A JP3206275B2 (en) 1994-02-25 1994-02-25 Logic circuit with error detection function and fault tolerant system using the same

Publications (2)

Publication Number Publication Date
KR950013043A true KR950013043A (en) 1995-05-17
KR100375691B1 KR100375691B1 (en) 2003-05-01

Family

ID=49515852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026329A KR100375691B1 (en) 1993-10-15 1994-10-14 Logic circuit with fault detecting function, method for managing redundant resources and fault tolerant system using them

Country Status (1)

Country Link
KR (1) KR100375691B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007140122A1 (en) * 2006-05-22 2007-12-06 Intel Corporation Fault detection using redundant vertual machines

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047645A (en) * 1990-04-25 1992-01-13 Toyota Central Res & Dev Lab Inc Fault tolerant computer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007140122A1 (en) * 2006-05-22 2007-12-06 Intel Corporation Fault detection using redundant vertual machines

Also Published As

Publication number Publication date
KR100375691B1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
US8875142B2 (en) Job scheduling on a multiprocessing system based on reliability and performance rankings of processors and weighted effect of detected errors
Randell et al. Predictably dependable computing systems
KR100990700B1 (en) Information processing apparatus, failure processing method, and recording medium in which failure processing program is recorded
US5978936A (en) Run time error probe in a network computing environment
JPH0683661A (en) Computer system and protocol method
Randell Reliable computing systems
US20020138791A1 (en) Computer system
Haines et al. Application-level fault tolerance as a complement to system-level fault tolerance
KR101988482B1 (en) Apparatus for processing data in tactical data link system
KR950013043A (en) Logic circuit with error detection, redundant resource management method and fault tolerant system
Carter et al. Logic design for dynamic and interactive recovery
Vaidya et al. Safe system level diagnosis
CN112965791B (en) Timing task detection method, device, equipment and storage medium
Ahangari et al. Analysis of design parameters in safety-critical computers
US5280606A (en) Fault recovery processing for supercomputer
Piel et al. Online spectrum-based fault localization for health monitoring and fault recovery of self-adaptive systems
Barborak et al. Partitioning for efficient consensus
US11042443B2 (en) Fault tolerant computer systems and methods establishing consensus for which processing system should be the prime string
Fuhrman et al. Hardware/software fault tolerance with multiple task modular redundancy
Nair et al. Probabilistic evaluation of online checks in fault-tolerant multiprocessor systems
US20040154017A1 (en) A Method and Apparatus For Dynamically Allocating Process Resources
CN109408325B (en) Method and device for performing alarm operation
Arora et al. A systematic literature review on software fault prediction and fault tolerance in software engineering
Yajnik et al. Analysis and randomized design of algorithm-based fault tolerant multiprocessor systems under an extended model
Chang et al. Bayesian inference for fault diagnosis in real-time distributed systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee