KR950010954B1 - Method for transmitting variable block through pipelined bus - Google Patents
Method for transmitting variable block through pipelined bus Download PDFInfo
- Publication number
- KR950010954B1 KR950010954B1 KR1019930020766A KR930020766A KR950010954B1 KR 950010954 B1 KR950010954 B1 KR 950010954B1 KR 1019930020766 A KR1019930020766 A KR 1019930020766A KR 930020766 A KR930020766 A KR 930020766A KR 950010954 B1 KR950010954 B1 KR 950010954B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal line
- data
- arbitration
- responder
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Abstract
Description
제1도는 다중프로세서 시스템의 개략도.1 is a schematic diagram of a multiprocessor system.
제2도는 종래 파이프라인드 버스에서의 기본주기를 표시한 파형도.2 is a waveform diagram showing a basic period in a conventional pipelined bus.
제3도는 본 발명에 따른 어드레스 데이타 기본주기를 표시한 파형도.3 is a waveform diagram showing a basic period of address data according to the present invention;
제4도는 본 발명에 따른 요청기에서 일련의 동작을 표시한 순서도.4 is a flowchart showing a series of operations in a requestor according to the present invention.
제5도는 본 발명에 따른 데이타 기본주기를 표시한 파형도.5 is a waveform diagram showing a data fundamental period according to the present invention.
제6도는 본 발명에 따른 응답기에서 일련의 동작을 표시한 순서도.6 is a flow chart showing a series of operations in a transponder according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 다중프로세서(1a,1b,…,1n) 2 : 메모리(2a,2b,…,2m)1: multiprocessor (1a, 1b, ..., 1n) 2: memory (2a, 2b, ..., 2m)
3 : 입출력제어기(3a,3b) 4 : 시스템제어기3: I / O controller (3a, 3b) 4: System controller
5 : 파이프라인드 버스 6 :요청기5: pipeline bus 6: requestor
7 : 응답기 8 : 어드레스 데이타 기본주기7: Answering Machine 8: Basic Address Data Address
9 : 어드레스 기본주기 10 : 데이타 기본주기9: address basic cycle 10: data basic cycle
11,45 : 중재사이클 12 : WRINH*신호선11,45: Arbitration cycle 12: WRINH * signal line
13 : DBINH*신호선 14 : 가변블럭전송신호선13: DBINH * signal line 14: variable block transmission signal line
본 발명은 파이프라인드 버스에서 임의의 가변블럭을 전송하는 방법에 관한 것으로, 구체적으로 파이프라인드 버스에서 임의크기의 가변블럭을 전송하기 위한 전송신호선을 부가로 도입하여 개선된 버스프로토콜에 관한 것이다.The present invention relates to a method for transmitting an arbitrary variable block on a pipelined bus, and more particularly, to an improved bus protocol by additionally introducing a transmission signal line for transmitting an arbitrary sized variable block on a pipelined bus. .
다중프로세서 시스템을 파이프라인드 버스를 기반으로 하며 요청기가 있는 다중프로세서 보드, 응답기가 있는 메모리 보드, 요청기가 있는 입출력 프로세서, 요청기와 응답기가 있는 시스템 제어기로 구성된다.The multiprocessor system is based on a pipelined bus and consists of a multiprocessor board with a requestor, a memory board with a responder, an input / output processor with a requestor, and a system controller with a requestor and responder.
상기 다중프로세서 시스템의 구성에서 요청기는 파이프라인드 버스를 통해 데이타전송을 요청하며 응답기도 상기 파이프라인도 버스를 통해 상기 요청기에 데이타를 전송한다.In the configuration of the multiprocessor system, the requestor requests data transmission via a pipelined bus and the responder also transmits data to the requestor via the pipelined bus.
상기 파이프라인드 버스는 상기한 일련의 동작이 일정주기로 동기화되어 수행되는 시스템 버스로서 요청기에서 어드레스 버스를 중재하는 어드레스 데이타 기본주기와 어드레스 기본주기, 응답기에서 데이타 버스를 중재하는 데이타 기본주기를 갖는다.The pipelined bus is a system bus in which the above-described series of operations are performed in synchronization at regular intervals. The pipelined bus has an address data base period for arbitrating the address bus at the requestor, an address base period, and a data base period for mediating the data bus at the responder. .
상기 어드레스 데이타 기본주기는 요청기에서 응답기로 데이타를 전송하고자 할 때 사용되며 상기 응답기로부터 데이타를 전송받기 위해 요청기에서 어드레스를 제공할 때 사용되며 데이타 기본주기는 상기 어드레스 기본주기에 따른 반응으로 응답기에서 요청기로 데이타를 전송할 때 사용된다.The address data period is used when a requester wishes to transmit data to a responder and is used when an address is provided by the requester to receive data from the responder. Used to transfer data from the requestor to the requester.
상기한 기본주기를 가지는 파이프라인드 버스는 어드레스 버스와 데이타 버스가 분리되어 있으므로 상기 어드레스 버스와 상기 데이타 버스를 사용하고자 할 때 중재(Arbitration) 규칙에 따라 버스 사용권을 획득한 후 사용해야 한다. 그러므로 상기 각 기본주기마다 중재 사이클이 선행되는 문제가 있다.The pipelined bus having the basic period is separated from the address bus and the data bus. Therefore, when using the address bus and the data bus, the pipelined bus must be used after acquiring a bus license according to an arbitration rule. Therefore, there is a problem that an arbitration cycle is preceded by each basic period.
따라서 본 발명은 단 한번만 중재하여 연속된 데이타 블럭을 전송하기 위하여 버스 사용권을 획득한 요청기 또는 응답기가 데이타 전송이 끝날 때까지 중재금지(Arbitration inhibit) 신호선 즉 어드레스 버스 중재 금지신호선을 표시하는 WRINH*(write cycle arbitration inhibition) 신호선과 데이타 버스 중재금지신호선을 표시하는 DBINH*(data bus arbitration inhibition) 신호선을 구동시켜 다음 주기에서 중재가 일어나지 않게 하고 임의 크기의 데이타 블럭 전송을 가변적으로 수행하기 위한 sn비트의 가변 버스 전송 신호선 즉 VBT(Variable Block Transfer)을 제공하는데 그 목적이 있다.Therefore, the present invention provides a WRINH * signal indicating an arbitration inhibit signal line, i.e., an address bus arbitration inhibit signal line, until the requestor or responder, which has obtained a bus license in order to arbitrate only once and transmits consecutive data blocks, until the data transmission is completed. (write cycle arbitration inhibition) The sn bit to drive the DBINH * (data bus arbitration inhibition) signal line, which indicates the signal line and the data bus arbitration prohibition signal line, to prevent arbitration from occurring in the next cycle and to variably perform data block transfers of arbitrary size. An object of the present invention is to provide a variable bus transfer signal line, that is, a variable block transfer (VBT).
상기 목적을 달성하기 위한 본 발명의 특징은 다음과 같다. 요청기는 파이프라인도 버스를 통해 응답기에 데이타 전송 요청을 하고 상기 응답기는 상기 파이프라인드 버스를 통해 상기 요청기에 데이타를 전송하는 방법에 있어서 중재권을 획득한 상기 요청기가 어드레스를 구동하고 동시에 1비트의 어드레스 버스 중재 금지신호선(WRINH*신호선)과 1비트의 데이타 버스 중재 금지신호선(DBINH*신호선)을 구동하여 중재를 금지시키고 sn비트의 가변 블럭 전송신호선(VBT)에 전송할 데이타 크기를 실어 상기 응답기로 데이타를 전송하는 단계와, 상기 WRINH*신호선을 해제하여 다른 요청기들의 어드레스 버스 중재를 수행하는 단계와, 상기 DBINH*신호선을 해제하여 다른 응답기들의 데이타 버스 중재를 수행하는 단계와, 마지막 데이타를 전송하는 요청기가 응답기에서 보낸 전송확인 신호를 받아 전송을 종료하는 단계를 거쳐 요청기에서 수행하는 일련의 동작을 하고 상기 WRINH*신호선을 구동하고 상기 응답기는 버스사용권을 획득하는 단계와, 상기 DBINH*신호선을 구동하는 단계와, 상기 WRINH*신호선을 해제하여 상기 요청기들이 어드레스 버스 중재를 수행하는 단계와, 상기 DBINH*신호선을 해제하여 다른 응답기들의 데이타 버스 중재를 수행하는 단계와, 마지막 데이타를 전송한 응답기가 요청기에서 보낸 전송확인신호를 받아 블럭전송을 종료하는 단계를 거쳐 응답기에서 상기 요청기로 데이타를 전송하는 일련의 동작을 특징으로 한다. 다음은 첨부한 도면을 참조한 본 발명의 상세한 설명을 다음과 같다.Features of the present invention for achieving the above object are as follows. The requestor makes a request to transmit data to the responder via a pipeline diagram bus and the responder sends an address to the requestor via the pipeline bus. The address bus arbitration prohibition signal line (WRINH * signal line) and the 1-bit data bus arbitration prohibition signal line (DBINH * signal line) are driven to prohibit arbitration, and the data size to be transmitted is transmitted to the sn-bit variable block transmission signal line (VBT). Transmitting data to the network; releasing the WRINH * signal line to perform address bus arbitration of other requesters; releasing the DBINH * signal line to perform data bus arbitration of other responders; and The transmitting requester receives the acknowledgment signal sent from the responder and terminates the transmission. The request by a series of operations to release the WRINH *; and the WRINH * signal line for driving the signal line and drives the DBINH * signal and wherein the transponder obtains the bus use, performing in the requester through the system Performing address bus arbitration by the devices, releasing the DBINH * signal line to perform data bus arbitration of other responders, and terminating block transmission by receiving a transmission acknowledgment signal sent from the requester by the transponder that sent the last data. And a series of operations of transmitting data from the responder to the requester. The following is a detailed description of the present invention with reference to the accompanying drawings.
제1도는 파이프라인드 버스를 기반으로 하는 다중프로세서 시스템을 개략적으로 나타낸 개략도이다.1 is a schematic diagram illustrating a multiprocessor system based on a pipelined bus.
제2도는 파이프라인도 버스에서 기본주기 즉 어드레스 데이타 기본주기와 어드레스 기본주기, 데이타 기본주기를 나타내는 단계도이다.2 is a stage diagram illustrating a basic period, namely, an address data period, an address period, and a data period on a pipeline diagram bus.
제3도는 본 발명에 따른 어드레스 데이타 기본주기를 표시한 단계도이다.3 is a step diagram showing the basic period of the address data according to the present invention.
상기 데이타 어드레스 기본주기(8)는 응답기(7)로부터 데이타를 전송하기 위한 요청기(6)에서 수행하는 일련의 동작을 수행한다.The data address fundamental period 8 performs a series of operations performed by the requestor 6 for transferring data from the responder 7.
제3a도는 상기 어드레스 데이타 기본주기(8)에서 단일 블럭 전송을 나타낸 것으로 종래의 방법과 동일하다. 다시 말하면 상기 요청기(6)에서 WRINH*신호선(12)과 DBINH*신호선(13)는 구동시키지 않는다.Figure 3a shows a single block transfer in the address data fundamental period 8, which is the same as the conventional method. In other words, in the requester 6, the WRINH * signal line 12 and the DBINH * signal line 13 are not driven.
제3b도는 상기 어드레스 데이타 기본주기(8)에서 임의의 데이타 블럭전송을 나타낸 것으로 상기 WRINH*신호선(12)과 상기 DBINH*신호선(13)의 구동시험은 가변 데이타 전송 정보에 관계없이 일정하며 해제시점은 상기 가변 데이타 정보에 의해 달라진다.The 3b to turn off the driving test of the WRINH * signal line 12 and the DBINH * signal line 13 as shown to an arbitrary data block transmitted in the address data base period (8) is constant irrespective of the variable data transfer information point Depends on the variable data information.
상기 WRINH*신호선(12)과 상기 DBINH*신호선(13)은 중재금지신호선을 표시한 것이다.The WRINH * signal line 12 and the DBINH * signal line 13 indicate an arbitration inhibiting signal line.
상기 WRINH*신호선(write cycle arbitration inhibition)은 어드레스 버스 중재 금지신호선이며 상기 DBINH*(data bus arbitration inhibitiob)은 데이타 버스 중재 금지신호선을 나타낸다.The WRINH * signal line (write cycle arbitration inhibition) is banned address bus arbitration signal line the DBINH * (data bus arbitration inhibitiob) represents a data bus arbitration signal line prohibited.
상기 WRINH*신호선(12)은 데이타 블럭을 전송하기 위하여 모든 요청기(6)들의 어드레스 버스 중재를 금지하는 것이 아니라 어드레스 데이타 기본주기(8)를 수행하려 하는 요청기들의 어드레스 버스 중재를 금지시키는 신호선으로서 데이타 블럭을 전소하는 중에 따른 요청기의 어드레스 기본주기가 수행될 수 있도록 한다. 그리고 상기 DBINH*신호선(13)은 모든 응답기들의 데이타 버스 중재를 금지시키는 신호선이며 상기 WRINH*신호선(12)과 상기 DBINH*신호선(13) 모두 요청기 또는 응답기에서 구동할 수 있다. 또한 상기 WRINH*신호선과 DBINH*신호선은 한개 이상의 구동기에서 구동할 때 참 값을 가지는 신호선이다.The WRINH * signal line 12 does not prohibit address bus arbitration of all requesters 6 to transmit a data block, but a signal line prohibiting address bus arbitration of requestors attempting to perform the address data fundamental period 8. This allows the basic address period of the requestor to be performed during the burning of the data block. The DBINH * signal line 13 is a signal line prohibiting data bus arbitration of all responders, and both the WRINH * signal line 12 and the DBINH * signal line 13 may be driven by the requestor or the responder. In addition, the WRINH * signal line and the DBINH * signal line are signal lines having a true value when driven by one or more drivers.
단계(phase)-1의 어드레스 중재(11)에서 중재권을 획득한 요청기(6)는 연속된 블럭 전송일 경우에는 단계 0에서 어드레스를 구동하고 동시에 WRINH*신호선(12)를 구동시켜 상기 단계 0에서 다른 요청기(6)의 어드레스 버스 중재를 막는다. 또한 단계 0에서 DBINH*신호선(13)를 구동시켜 상기 단계 0에서 다른 응답기(7)들의 데이타 버스 중재를 막는다.The requestor 6 having obtained the arbitration right in the address arbitration 11 of phase-1 drives the address in step 0 in the case of continuous block transmission and simultaneously drives the WRINH * signal line 12 in the above step. Prevents address bus arbitration from other requesters 6 to zero. Also, in step 0, the DBINH * signal line 13 is driven to prevent data bus arbitration of the other responders 7 in step 0 above.
상기 단계 0에서 상기 WRINH*신호선(12)과 상기 DBINH*신호선(13)은 중재에서 이긴 요청기(6)만이 구동할 수 있다. 그리고 상기 단계 0에서 상기 요청기(6)는 가변 블럭 전송 신호선(14)에 전송할 데이타 크기를 실어 응답기(7)로 전송하며 응답기는 상기 가변 블럭 전송 신호선(14)을 보고 데이타 블럭을 상기 응답기에 전송한다.In step 0, the WRINH * signal line 12 and the DBINH * signal line 13 can only drive the requestor 6 which has won the arbitration. In step 0, the requestor 6 loads the data size to be transmitted to the variable block transmission signal line 14 and transmits the data to the responder 7, and the responder views the variable block transmission signal line 14 and transmits the data block to the responder. send.
그리고 다음 단계 1에서 단계 P-2까지 요청기(6)는 필요로 하는 데이타를 전송한다.The requester 6 then transfers the necessary data from step 1 to step P-2.
한편 상기 가변 블럭 전송 신호선(14)의 크기는 한 기본주기에 전송하고자 하는데이타 블럭의 최대 크기에 따라 정해진다. 즉 주기당 최대 데이타 전송 크기를 나타내는 변수인 TS와 데이타 전송 폭을 표시하는 변수인 BW로 구성되는 가변 블럭전송 신호선의 크기(sn)를 표시하는 식은 아래와 같다.On the other hand, the size of the variable block transmission signal line 14 is to be transmitted in one basic period is determined according to the maximum size of the data block. That is, the equation for indicating the size (sn) of the variable block transmission signal line including a TS indicating a maximum data transmission size per cycle and a BW indicating a data transmission width is shown below.
sn-[log2(TS/BW)]sn- [log2 (TS / BW)]
예를 들어 16바이트의 데이타 전송 폭을 갖는 파이프라인드 버스에서 최대 64바이트의 데이타 블럭을 전송하기 위해서는 상기 식에 의하여 2비트의 신호선이 필요하고 128바이트의 데이트 블럭을 전송하기 위해서는 3비트의 신호선이 필요하다. 단계 P-3에서는 상기 WRINH*신호선(12)을 해제하여 다른 요청기(6)들의 어드레스 버스 중재가 수행될 수 있도록 하며 단계 P-2에서는 상기 DBINH*신호선(13)을 해제하여 다른 응답기들의 데이타 버스중재가 수행될 수 있도록 한다.For example, a two-bit signal line is required to transmit a data block of up to 64 bytes in a pipelined bus having a data transfer width of 16 bytes, and a three-bit signal line is required to transmit a 128-byte data block. This is necessary. In step P-3, the WRINH * signal line 12 is released to allow address bus arbitration of other requesters 6 to be performed. In step P-2, the DBINH * signal line 13 is released to release data of other responders. Allow bus arbitration to be performed.
그리고 단계 P-2에서 마지막 데이타를 전송한 요청기(6)는 단계 P-1을 거쳐 단계 P에서 응답기에서 보낸 전송확인 신호를 받아 버스 전송을 종료시킨다.The requestor 6, which has transmitted the last data in step P-2, receives the acknowledgment signal sent from the responder in step P through step P-1 and terminates bus transmission.
제4도는 요청기(6)가 블럭 전송을 수행하기 위한 일련의 동작을 표시한 순서도를 나타낸 것으로 상기 순서도의 프로토콜에 맞추어 어드레스 버스 중재 신호 즉 WRINH*신호(12)와 데이타 버스 중재 신호인 DBINH*신호(13)를 해제한다.4 is a flowchart showing a series of operations for the requestor 6 to perform block transmission. The address bus arbitration signal, that is, the WRINH * signal 12 and the data bus arbitration signal DBINH * , in accordance with the protocol of the flowchart. Release signal 13.
단계(phase)-1에서 전송형태(Transfer Type=TT)가 읽기(read)인 경우 상기 요청기는 어드레스 기본 주기(9)를 수행하는데 중재(16)에서 진 경우에는 다음 사이클에서 반복수행하며 이긴 경우는 단계 0에서 어드레스 정보를 구동(17)한다. 한 사이클(단계 1,18)뒤에 어드레스에 대한 응답확인신호를 받아 상기 단계 2에서 상기 어드레스 기본주기(9)를 종료한다(19).If the transfer type (TT) is read in phase-1, the requestor performs an address basic period (9). If it loses in arbitration (16), it repeats in the next cycle and wins. Drive 17 address information in step 0; After one cycle (steps 1 and 18), a response acknowledgment signal for the address is received to terminate the address basic period 9 in step 2 (19).
단계(phase)-1에서 상기 전송형태가 쓰기(write)인 경우 상기 요청기(6)는 어드레스 데이타 기본주기(8)를 수행하는데 중재(20)에서 진 경우는 다음 사이클에서 반복수행하며 상기 중재(20)에서 이긴경우는 단계 0에서 전송할 데이타 블럭의 크기(이하 n이라 한다.)에 따라 단일 정송과 블럭 전송으로 구분하여 전송한다. 먼저 단계 0에서 상기 n(21)이 0보다 크지 않으면 단일 전송을 나타낸 것으로 어드레스를 구동하며(22) 단계 1에서 데이타를 구동(23)하고 단계 2에서 상기 어드레스에 대한 확인신호(24)를 받고 단계 2에서 데이타에 대한 확인신호(25)를 받아서 상기 어드레스 데이타 기본주기(8)를 종료한다.In the phase-1, if the transmission type is write, the requestor 6 performs the address data basic period 8, but if it is lost in arbitration 20, it repeats in the next cycle and performs the arbitration. In the case of (20), the data is divided into single transmission and block transmission according to the size of the data block to be transmitted in step 0 (hereinafter referred to as n). First, in step 0, if n (21) is not greater than 0, it drives an address indicating a single transmission (22). In step 1, it drives data (23) and in step 2 receives an acknowledgment signal 24 for the address. In step 2, the acknowledgment signal 25 for data is received and the address data fundamental period 8 is terminated.
한편 상기 단계 0의 에서 상기 n(21)이 0보다 크면 블럭 전송을 나타낸 것으로 상기 단계 0에서 어드레스를 구동하고 동시에 WRINH*신호선(12)과 DBINH*신호선(13)을 구동(26)하여 상기 중재(21)를 금지시킨다. 전송할 데이타의 크기(n=n-1)에 따라(27,33,39) 단계 1에서 그리고 단계 2, 단계 P-3에서 WRINH*신호선을 해제(28,34,40)하여 다른 요청기(6)들의 어드레스 버스 중재가 수행될 수 있도록 하며 상기 단계 2, 상기 단계 P-3, 단계 P-2에서 DBINH*신호선을 해제(29,35,42)하여 응답기(7)들의 데이타 버스 중재가 수행될 수 있도록 한다. 그리고 상기 단계 P-2에서 마지막 데이타를 전송(29,35,42)한 요청기(6)는 단계 P에서 상기 응답기(7)에서 보낸 전송 확인신호(31,37,44)를 받아 블럭 전송을 종료시켜서 상기 요청기(6)에서의 일련의 동작을 수행한다. 제5도는 본 발명에 따른 블럭전송을 위한 데이타 기본주기를 표시한 단계도이다.On the other hand, if n (21) in step 0 is greater than 0, it indicates block transmission. In step 0, the address is driven, and at the same time, WRINH * signal line 12 and DBINH * signal line 13 are driven (26) to arbitrate. (21) is prohibited. Depending on the size of the data to be transmitted (n = n-1) (27, 33, 39), the WRINH * signal line is released (28, 34, 40) in step 1 and in step 2, step P-3 (6, 34, 40) to request another Address bus arbitration may be performed, and data bus arbitration of the responders 7 may be performed by releasing (29, 35, 42) the DBINH * signal line in step 2, step P-3, and step P-2. To help. The requestor 6, which has transmitted the last data (29, 35, 42) in step P-2, receives the transmission confirmation signals 31, 37, 44 sent from the responder 7 in step P and performs block transmission. The operation of the requester 6 is performed by terminating. 5 is a step diagram showing a basic data period for block transmission according to the present invention.
상기 데이타 기본주기(10)는 요청기(6)에 데이타 전송요청에 따르는 응답으로 응답기(7)에서 상기 요청기(6)로 데이타를 전송하는 일련의 동작을 말한다.The data fundamental period 10 refers to a series of operations for transmitting data from the responder 7 to the requester 6 in response to a request for data transmission to the requester 6.
제5a도는 상기 데이타 기본주기에서 단일전송을 나타낸 것으로 응답기에서 WRINH*신호선(12)과 DBINH*신호선(13)은 구동하지 않는다.5A shows a single transmission in the data fundamental period. The WRINH * signal line 12 and the DBINH * signal line 13 are not driven in the responder.
제5b도는 임의의 데이타 블럭 전송을 나타낸 것으로 WRINH*신호선(12)과 DBINH*신호선(13)을 구동하고 구동시점은 가변 데이타 전송 정보에 관계없이 일정하며 해제시점은 상기 가변데이타 전송 정보에 의해 달라진다.5B shows an arbitrary data block transmission. The WRINH * signal line 12 and the DBINH * signal line 13 are driven, and the driving time is constant regardless of the variable data transmission information, and the release time is changed by the variable data transmission information. .
단계(phase)-1에서 WRINH*신호선(12)을 구동하여 다른 응답기로 블럭전송을 시도하려는 상기 요청기(6)들의 중재를 금지시키고 응답기(7) 자신은 데이타 버스 중재에 참가하여 버스 사용권을 획득한다(45).In phase-1, the WRINH * signal line 12 is driven to prohibit arbitration of the requestors 6 attempting to block transfer to another transponder, and the transponder 7 itself participates in data bus arbitration to acquire a bus license. Acquire (45).
상기 버스 중재에서 이긴 응답기(7)는 단계 0에서 DBINH*신호선(13)을 구동하여 상기 응답기(7)들의 데이타 버스 중재를 금지시킨다.Responder 7 winning the bus arbitration drives DBINH * signal line 13 in step 0 to prohibit data bus arbitration of the responders 7.
상기에서 상기 WRINH*신호선(12)은 중재에 참가하고자 하는 응답기(7)에서 구동할 수 있지만 상기 DBINH*신호선(13)은 필수적으로 중재에서 이긴 응답기(7)만이 구동한다.The WRINH * signal line 12 can be driven in the transponder 7 to participate in arbitration, but the DBINH * signal line 13 essentially drives only the transponder 7 which has won the arbitration.
상기 중재에서 이긴 응답기(7)는 단계 0에서 단계 P-2까지 데이타를 전송하며 단계 P-3에서 WRINH*신호선(12)을 해제하고 단계 P-2에서 DBINH*신호선(13)을 해제하여 어드레스 버스와 데이타 버스의 중재가 수행될 수 있도록 한다. 또한 요청기(6)들은 단계 P-3에서 어드레스 버스를 중재하며 다른 응답기(7)들은 단계 P-2에서 데이타 버스 중재를 수행한다.The responder 7 winning the arbitration transfers data from step 0 to step P-2, releases the WRINH * signal line 12 in step P-3 and releases the DBINH * signal line 13 in step P-2 to address Allow arbitration of the bus and data bus to be performed. The requestors 6 also arbitrate the address bus in step P-3 and the other responders 7 perform data bus arbitration in step P-2.
상기 단계 P-2에서 마지막 데이타를 전송한 응답기(7)는 단계 P에서 요청기에서 보낸 전송 확인 신호를 받아 블럭 전송을 종료시킨다.The responder 7 which has transmitted the last data in step P-2 receives the transmission confirmation signal sent from the requester in step P and terminates block transmission.
제6도는 상기 블럭 전송을 수행하는 응답기(7)가 일련의 동작을 수행하는 순서도를 나타낸 것이다. 그리고 상기 응답기(7)는 상기 순서도의 프로토콜에 맞추어 WRINH*신호선과 DBINH*신호선을 해제한다.6 shows a flowchart in which the responder 7 performing the block transmission performs a series of operations. And to the answering machine (7) is released to the signal line and the DBINH WRINH * * signal line in accordance with the protocol of the flow chart.
상기 응답기(7)는 전송할 데이타 블럭의 크기에 따라(46) 단일전송과 블럭전송으로 구분하여 데이타를 전송한다.The transponder 7 transmits data divided into single transmission and block transmission according to the size of the data block to be transmitted (46).
상기 응답기가 데이타를 단일전송하는 경우에는 단계(phase)-1에서 중재(47)를 수행하는데 상기 중재(47)에서 진 경우는 다음 사이클에서 다시 반복수행하며 이긴 경우는 단계 0에서 데이타를 구동(48)하고 한 사이클(49) 후에 단계 P-3에서 데이타에 대한 확인신호를 받아 데이타 기본주기를 종료한다(50).If the transponder transmits data in a single phase, mediation 47 is performed in phase-1. If the translator loses in mediation 47, it repeats again in the next cycle. 48) and one cycle 49 is received in step P-3 to receive the confirmation signal for the data and ends the data basic period (50).
한편, 상기 응답기(7)가 데이타를 블럭전송할 경우는 단계(phasde)-1에서 WRINH*신호선을 구동(51)하여 어드레스 중재를 금지시키고 상기 응답기(7)는 데이타 버스 중재(52)에 첨가한다.On the other hand, when the transponder 7 blocks the data, in step phasde-1, the WRINH * signal line is driven 51 to prohibit address arbitration and the transponder 7 is added to the data bus arbitration 52. .
상기 데이타 버스 중재(52)에서 진 상기 응답기(7)는 다음 사이클에서 다시 반복수행하며 상기 데이타 버스 중재에 이긴 상기 응답기(7)는 단계 0에서 상기 데이타 블럭의 크기(n=n-1)에 따라 (53,59,65)단계 0, 단계 1, 단계 P-3에서 WRINH*신호선을 해제하여 다른 요청기(6)들의 어드레스 버스 중재가 수행(64,60,66)될 수 있도록 하며 단계 1, 단계 P-3, 단계 P-2에서 DBINH*신호선을 해제(55,61,68)하여 응답기(7)들의 데이타 버스 중재가 수행될 수 있도록 한다. 또한 상기 단계 P-2에서 마지막 데이타를 전송(55,61,68)한 응답기(7)는 단계 P에서 응답기(7)에서 보낸 전송 확인 신호를 받아서 블럭 전송을 종료(57,63,70)시켜 응답기(7)에서 일련의 동작을 수행한다.The responder 7 lost in the data bus arbitration 52 repeats again in the next cycle and the responder 7 winning the data bus arbitration returns to the size (n = n-1) of the data block in step 0. In step (53,59,65) step 0, step 1, and step P-3, the signal line arbitration of other requesters 6 can be performed (64, 60, 66) by releasing the WRINH * signal line. In step P-3 and step P-2, the DBINH * signal lines are released (55, 61, 68) so that data bus arbitration of the responders 7 can be performed. In addition, the responder 7 which has transmitted the last data (55, 61, 68) in step P-2 receives the transmission confirmation signal sent from the responder 7 in step P and terminates block transmission (57, 63, 70). The transponder 7 performs a series of operations.
이상에서 상술한 바와 같이 상기 파이프라인드 버스(5)가 어드레스 버스나 데이타 버스를 사용할 때 중재 규칙에 따라 버스 사용권을 획득한 후 사용해야 하므로 각 기본주기(8,9,10)에는 중재사이클이 선행되었지만 단 한번의 중재로 연속된 데이타 블럭을 전송하기 위한 버스 사용권을 획득한 요청기(6) 또는 응답기(7)가 데이타 전송이 끝날 때까지 중재 금지신호선을 구동시켜 다음 사이클에서 중재가 일어나지 않도록 블럭전송을 한다.As described above, when the pipelined bus 5 uses the address bus or the data bus, it must be used after acquiring the bus license according to the arbitration rule, so that the arbitration cycle precedes each basic period (8, 9, 10). Although the requestor 6 or responder 7, which has been licensed to transfer a series of data blocks in a single arbitration, does not block arbitration in the next cycle by driving the no arbitration signal line until the data transfer is complete. Send.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930020766A KR950010954B1 (en) | 1993-10-07 | 1993-10-07 | Method for transmitting variable block through pipelined bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930020766A KR950010954B1 (en) | 1993-10-07 | 1993-10-07 | Method for transmitting variable block through pipelined bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012234A KR950012234A (en) | 1995-05-16 |
| KR950010954B1 true KR950010954B1 (en) | 1995-09-26 |
Family
ID=19365426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930020766A KR950010954B1 (en) | 1993-10-07 | 1993-10-07 | Method for transmitting variable block through pipelined bus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950010954B1 (en) |
-
1993
- 1993-10-07 KR KR1019930020766A patent/KR950010954B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012234A (en) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2110838C1 (en) | Device for optimization of universal bus access during direct memory access data transmission | |
| KR930008039B1 (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| JPH0664563B2 (en) | Method for allocating access to data processing resources and arbitrator therefor | |
| JP2986176B2 (en) | Bus right control system and bus system | |
| US5473762A (en) | Method and system for pipelining bus requests | |
| GB2365596A (en) | Transfer acknowledgement in a bus system | |
| KR950033878A (en) | Bus system | |
| EP0996068A2 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| US5742239A (en) | Background arbitration monitoring to improve access on lightly consumed network | |
| US7698485B2 (en) | Round-robin bus protocol | |
| KR950010954B1 (en) | Method for transmitting variable block through pipelined bus | |
| KR940018763A (en) | A method and apparatus for improving data transfer efficiency of multiple processors from memory in a data processing device. | |
| KR0140571B1 (en) | Multiprocessor system with bus control means | |
| US20020065973A1 (en) | Method and a apparatus for transmitting data on a can data link | |
| KR930004910Y1 (en) | Data bus arbitrator for multiprocessor system | |
| KR890013568A (en) | Data transmission controller | |
| KR950023107A (en) | Bus occupancy arbitration device on public bus | |
| KR940009704B1 (en) | Implementing method for response controller of pended protocol | |
| JP2666782B2 (en) | Multiple bus control system | |
| JPS59231952A (en) | Communication control system between multiprocessors | |
| KR960043736A (en) | Image Processing System with Data Bus for Image and its Control Method | |
| KR0121973B1 (en) | Common-bus circuit in an exchanger | |
| KR100217819B1 (en) | Iic bus using control method | |
| JPH0434187B2 (en) | ||
| JPH04106651A (en) | Controller for system bus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |