KR950010766B1

KR950010766B1 - Vld control method of digital decoding system

Info

Publication number: KR950010766B1
Application number: KR1019930022619A
Authority: KR
Inventors: 강동수
Original assignee: 대우전자주식회사; 배순훈
Priority date: 1993-10-28
Filing date: 1993-10-28
Publication date: 1995-09-22
Also published as: KR950013056A

Abstract

inserting a signal having a predetermined space between a macro block type selection signal as a table selection signal and a motion vector data signal by a run length decoding device, so as for a variable length decoding device to normally operate in every types of preset macro block as a signal process unit for performing motion compensation generated from a digital coding system to a digital decoding system; and supplying the inserted signal to the variable length decoding device.

Description

Control Method of Variable Length Decoding Device in Digital Decoding System

제 1 도는 본 발명의 가변길이 복호화장치의 제어방법에 채용되는 통상적인 디지탈 복호화 시스템의 개략적인 블럭도.1 is a schematic block diagram of a conventional digital decoding system employed in the control method of the variable length decoding apparatus of the present invention.

제 2 도는 제 1 도에 도시된 VLD와 RLD간의 신호 파형도.2 is a signal waveform diagram between VLD and RLD shown in FIG.

제 3 도는 제 2 도에 도시된 TS 신호의 전체 파형도.3 is an overall waveform diagram of the TS signal shown in FIG.

제 4 도는 본 발명에 따른 가변길이 복호화장치의 제어방법을 실현하기 위한 신호 파형도.4 is a signal waveform diagram for realizing a control method of a variable length decoding apparatus according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

110 : 가변길이 복호화장치 120 : 줄 길이 복호화장치110: variable length decoder 120: line length decoder

본 발명은 디지탈 복호시스템의 신호처리기술에 관한 것으로 특히, 줄 길이 복호화(run length decoding; RLD)장치에서 제공하는 제어 신호에 의해 가변길이 복호화(variable length decoding; VLD)장치의 동작을 제어하는 디지탈 복호시스템에서의 가변길이 복호장치의 제어방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing technique of a digital decoding system, and in particular, to control the operation of a variable length decoding (VLD) device by a control signal provided by a run length decoding (RLD) device. A control method of a variable length decoding apparatus in a decoding system.

일반적으로, 디지탈 방식의 고화질 텔렌비젼(HDTV)의 영상 복호화장치는 가변길이 복호화하는 VLD장치와 줄 길이 복호화하는 RLD장치 등으로 구성된다. 이러한 VLD 및 RLD 등은 부호화장치에서의 가변길이 부호와(VLC) 및 줄 길이 부호화(RLC)장치에 대해 역동작하는 것으로서, 부호화장치에서 줄 길이 부호화 수행후 가변길이 부호화한 데이타를 복호화장치에서 가변길이 부호화 수행하기 이전의 테이타 및 줄 길이 부호화 수행하기 이전의 데이타로 복원하는 것이다.In general, an image decoding apparatus of a digital high definition television (HDTV) includes a VLD apparatus for variable length decoding, an RLD apparatus for row length decoding, and the like. The VLD and the RLD operate in reverse with the variable length code (VLC) and the line length encoding (RLC) device in the encoder, and the variable length coded data is changed in the decoder after the line length encoding is performed in the encoder. The data before the length coding is performed and the data before the line length coding is restored.

한편, 선행기술의 영상 복호화장치에 있어서 전술한 VLD와 RLD간의 데이타 및 클럭신호의 교신은 VLD가 내부 클럭을 갖지 않음으로 RLD에서 발생하는 유지(HOLD) 신호를 기준 클럭신호로 사용하여 복호화된 데이타를 RLD로 전송하는 식으로 이루어진다. 또한 VLD에서 가변길이 보호화하는 데이타는 송신측에서 부호화하여 채널을 통해 전송한 신호를 수신기측에서 원래의 신호로 복원한 데이타이다.On the other hand, in the image decoding apparatus of the prior art, the communication between the data and the clock signal between the VLD and the RLD described above is performed by using the HOLD signal generated by the RLD as the reference clock signal because the VLD does not have an internal clock. Is sent to the RLD. In addition, the variable length protected data in the VLD is data that is encoded at the transmitting side and restored to the original signal at the receiver.

그런데, 전술한 선행기술의 영상 복호화장치는 VLD의 복호화 동작을 제어하기 위한 장치 또는 외부의 어떠한 장치로부터도 이러한 제어신호가 제공되지 않고 있다. 즉 전술한 VLD의 복호화 동작을 제어해야만하는 가장 중요한 이유는 매크로 블럭(macroblock; MB)의 유형(type)중에서 움직임 보상(motion campensation; MC)을 할 것인가, 하지 않을 것인가, 부호화(coded)를 할 것인가, 또는 하지 않을 것인가, 그리고 인트라(intra) 모드로 할 것인가 등에서 특히 움직임 보상을 행하지 않을 때, 즉 No-MC일 때에는 전술한 RLD 장치에서 움직임 벡터 데이타 칩 선택(motion vector data chip selection; MVDCS)에 대한 유지신호, 즉 클럭신호를 VLD 장치로 제공하지 않아야 된다. 이는 매크로 블럭 유형 칩 선택신호(macroblock type chip selection; MTCS)에 대한 데이타를 VLD로부터 입력받기 전에는 이루어질 수가 없기 때문이다.However, the above-described image decoding apparatus of the prior art does not provide such a control signal from a device for controlling the decoding operation of the VLD or any external device. That is, the most important reason to control the decoding operation of the above-described VLD is whether to perform motion campensation (MC) among macroblock (MB) types or not, or to code them. Motion vector data chip selection (MVDCS) in the above-described RLD apparatus when no motion compensation is performed, especially when no-MC is performed. It should not provide a holding signal, i.e., a clock signal, to the VLD device. This is because the data for the macroblock type chip selection signal (MTCS) cannot be made before receiving data from the VLD.

그러나, 선행기술의 영상 복호화 장치에서는 전술한 VLO 장치에서의 복호화 수행중 오류 발생으로 인해 야기될 수 있는 복호화 동작의 중단없이 정상적으로 복호화할 수 있도록 VLD 장치를 제어하는 어떠한 수단도 구비되어 있지 않다는 문제점이 있었다.However, there is a problem in the image decoding apparatus of the prior art that there is no means for controlling the VLD apparatus so that it can be normally decoded without interruption of the decoding operation which may be caused by an error occurring during the decoding in the above-described VLO apparatus. there was.

따라서, 본 발명의 목적은 가변길이 복호화 동작을 원할하게 수행하기 위한 가변길이 복호장치의 제어방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a control method of a variable length decoding apparatus for smoothly performing a variable length decoding operation.

전술한 본 발명의 목적을 달성하기 위해 본 발명에 따른 가변길이 복화장치의 제어방법은 디지탈 부호화 시스템에서 압축부호화한 데이타를 디지탈 복호화 시스템이 압축부호화 하기 이전의 원래의 테이타로 복원하기 위해 시스템의 동작 단절함이 없이 정상 동작할 수 있도록 줄 길이 복호화하는 줄 길이 복호화 수단이 가변길이 복호화하는 가변길이 복호화 수단을 제어하는 방법으로, 상기 디지탈 부호화 시스템에서 상기 디지탈 복호화 시스템으로 제공하는 움직임 보상을 수행하기 위한 처리단위인 기설정된 매크로 블럭의 모든 유형에도 상기 가변길이 복호화 수단이 정상동작할 수 있도록 상기 줄 길이 복호화 수단이 테이블 선택신호인 매크로 블럭 유형 선택신호와 움작임 벡터 테이타 신호간에 소정의 공백을 갖는 신호를 삽입하여 상기 가변길인 복호화 수단으로 제공하여 제어함을 특징으로 한다.In order to achieve the above object of the present invention, the control method of the variable length decoding apparatus according to the present invention is to operate the system to restore the data encoded by the digital encoding system to the original data before the digital decoding system performs the compression encoding. A method of controlling a variable length decoding means for variable length decoding by a line length decoding means for performing line length decoding so as to operate normally without disconnection, the method for performing motion compensation provided from the digital encoding system to the digital decoding system. A signal having a predetermined gap between the macroblock type selection signal, which is a table selection signal, and the motion vector data signal, so that the variable length decoding means can operate normally even for all types of predetermined macroblocks as processing units. Insert the variable It is characterized in that the control is provided by means of the decryption means.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1 도는 본 발명에 따른 가변길이 복호화장치의 제어방법에 적용되는 통상적인 영상 복호화 장치의 개략적인 블럭도를 도시한 것으로써, 도시된 바와 같이 가변길이 복호화하는 VLD(110)와 줄 길이 부호화하는 RLD(120) 등으로 이루어진다. VLD(110)는 채널을 통해 수신되는 비트 열(bit stream)을 입력하여 부호화 장치에서 정보원에 포함된 각 부호의 발생 빈도에 따라 부호를 할당하여 부호길이의 평균치를 줄여 데이타를 압축하는 가변길이 부호화(variable length coding; VLC)장치의 역순으로 동작하는 것으로, 부호화장치에서 입력신호를 유한한 갯수의 값으로 근사화시키는 양자화(quantization)한 상태의 데이타로 복원하여 RLD(120)로 전달한다. RLD(120)는 VLD(110)로부터 제공되는 복원된 데이타를 입력하여 부호화장치에서 각 화소와 형태에 따라 연속되는 줄 길이를 부호로 변환하여 신호의 중복성을 제거하는 줄 길이 부호화(run length coding; RLC)장치의 역순으로 동작하는 것으로, 전술한 양자화를 행하기 이전의 데이타, 즉 부호화장치에서 화소구획을 변환 계수의 구획으로 변환하여 공간상에서의 신호의 중복성을 줄이는 이산코사인 변환(descrete cosine transform; DCT)한 상태의 계수로 복원하여 출력하며, 또한 도시된 바와같이 VLD(110) 내부에 있는 부호 테이블(code table)을 참조하기 위한 테이블 선택신호(table selection; TS)를 전술한 VLD(110)로 제공하며, 전술한 바와 같이, VLD(110)가 내부 클럭을 갖고 있지 않으므로, VLD(110)의 복호화 동작을 수행하기 위해 클럭신호 기능을 갖는 유지신호를 VLD(110)로 제공한다.FIG. 1 is a schematic block diagram of a conventional video decoding apparatus applied to a control method of a variable length decoding apparatus according to the present invention. As shown in FIG. RLD 120 and the like. The VLD 110 inputs a bit stream received through a channel, and allocates a code according to the frequency of occurrence of each code included in the information source in the encoding apparatus, thereby compressing data by reducing the average value of the code length. (variable length coding; VLC) devices operate in the reverse order. The coding device restores the input signal to a quantized state that approximates the input signal to a finite number of values and transfers the data to the RLD 120. The RLD 120 inputs reconstructed data provided from the VLD 110 and converts a continuous line length according to each pixel and shape into a code in a coding apparatus to remove redundancy of a signal; RLC) device, which operates in the reverse order, a discrete cosine transform that reduces the redundancy of a signal in space by converting the data before performing the above-described quantization, that is, a pixel block in a coding device into a partition of transform coefficients; The VLD 110 returns a table selection signal TS for restoring a DCT) coefficient and restoring the output to a coefficient in the state of DCT, and referring to a code table inside the VLD 110 as shown. As described above, since the VLD 110 does not have an internal clock, a sustain signal having a clock signal function is provided to the VLD 110 to perform a decoding operation of the VLD 110. .

제 2 도를 참조하면, VLD(110)의 RLD(120)간에 전달되는 신호의 파형도를 도시한 것으로써, 파형(210)은 시스템 클럭을 나타내며, VLD(110)는 입력되는 비트열에 대해 복호화를 수행하기 위해 먼저, TS 신호(220)에 의해 참조 테이블을 선택하고, RLD(120)로부터 유지신호(230)가 입력되면 비로소 VLD(110)의 복호화 동작이 개시하게 된다.Referring to FIG. 2, a waveform diagram of a signal transmitted between the RLDs 120 of the VLD 110 is shown. The waveform 210 represents a system clock, and the VLD 110 decodes an input bit string. In order to perform the operation, first, the reference table is selected by the TS signal 220, and when the sustain signal 230 is input from the RLD 120, the decoding operation of the VLD 110 is started.

제 3도는 영상신호의 규격에 따라 다수개의 신호로 이루어진 전술한 TS신호외 각 파형도을 나타내는 것으로써, 매크로 블럭(32×16)의 화소를 기준으로 부호화를 행하고, 수평 방향으로 한 라인에 위치하는 모든 매크로 블럭의 집합(1슬라이스(slice)=44개 매크로 블럭)을 슬라이스라고 지칭을 때의 TS를 나타낸 것이다. 여기서 파형(310)은 슬라이스 수직 위치 칩 선택신호(slice vertical position chip seletion; SVPCS)를 나타내고, 파형(320)은 슬라이스 양자화 칩 선택신호(slice quantization chip selection; SQCS)를 나타내며, 파형(330)은 매크로 블럭 어드레스 칩 선택신호(macroblock address chip selection; MBACS)를 나타낸다. 또 파형(340)은 매크로 블럭 유형 칩 선택신호(macroblock type chip selection; MTCS)를 나타내고, 파형(350)은 움직임 벡터 데이타 칩 선택신호를 나타내며, 파형(360)은 부호 블럭 패턴 칩 선택신호(coded block pattern chip selection; CBPCS)를 나타낸다. 또한 파형(370)은 픽셀 계수 칩 선택신호(pixel coefficent chip selection; PELCS)를 나타낸다.3 is a waveform diagram of each of the above-described TS signals according to the standard of the video signal, and is encoded based on the pixels of the macroblock 32x16, and is located on one line in the horizontal direction. TS is shown when a set of all macro blocks (one slice = 44 macro blocks) is referred to as a slice. The waveform 310 represents a slice vertical position chip selection signal (SVPCS), the waveform 320 represents a slice quantization chip selection signal (SQCS), and the waveform 330 Represents a macroblock address chip selection signal (MBACS). Waveform 340 represents a macroblock type chip selection signal (MTCS), waveform 350 represents a motion vector data chip selection signal, and waveform 360 represents a code block pattern chip selection signal (coded). block pattern chip selection (CBPCS). Waveform 370 also represents pixel coefficent chip selection (PELCS).

한편, 수신기측의 복호화 장치로 수신되는 데이타 열에서 최적의 트렁케이션 길이(trunction length; TL)로 분할되어 입력되는 데이타중, 머리 부분에 소정의 비트로 구성되는 한개의 헤더(header)를 신호처리하기 위해서는 최소 2사이클(cycles)만큼의 시간이 요구된다. 즉 처음 제 1 사이클에서는 이전 RLD(120)의 결과에 따라 유지신호의 출력을 결정하고, 다음 제 2 사이클에서는 입력되는 데이타를 처리하게 된다. 그러므로 전술한 방법으로 VLD(110)외 복호화 동작을 제어하고자 할 때에는 RLD(120)의 결과가 유지신호의 출력 여부를 결정하기 이전에 생성되어야 한다.On the other hand, in the data stream received by the decoding device at the receiver side, the signal is processed by a header composed of predetermined bits in the head of data input divided into an optimal truncation length (TL). This requires at least two cycles. That is, in the first cycle, the output of the sustain signal is determined according to the result of the previous RLD 120, and in the second cycle, the input data is processed. Therefore, when trying to control the decoding operation other than the VLD 110 by the above-described method, the result of the RLD 120 should be generated before determining whether to output the sustain signal.

그러나 전술한 슬라이드 수직 위치 칩 선택신호 파형(310) 다음의 슬라이스 양자화 칩 선택신호 파형(320)에서 처럼 TS 신호의 발생 순서상 그 이전 TS 신호의 결과가 현재 TS 신호와 관련된 유지신호의 출력 여부와는 전혀 무관하다. 그러나, 전술한 통상적인 사실의 예외로서, 매크로 블럭 유형 칩 선택신호(340) 다음에 움직임 벡터 데이타 칩 선택신호(350)가 출력될 때에 다음과 같이 문제점이 발생된다. 즉 전술한 바와 같이 매크로 블럭의 유형이 움직임 벡터=(No-MC)일 때는 움직임 벡터 데이타 칩 선택신호(350)에 대한 유지신호를 VLD(110)로 출력하지 않아야 된다. 이는 매크로 블럭 유형 칩 선택신호(340)에 대한 테이타를 입력받기 전에는 이루어질 수가 없기 때문이다. 그러나, 선행기술의 영상복호화 장치에서의 VLD(110)와 RLD(120)간에는 이러한 점을 전혀 고려한지 않았었다.However, as shown in the slice quantization chip select signal waveform 320 following the slide vertical position chip select signal waveform 310 described above, whether the result of the previous TS signal is output of the sustain signal associated with the current TS signal, Is irrelevant at all. However, as an exception to the above-described general fact, the following problem occurs when the motion vector data chip select signal 350 is output after the macro block type chip select signal 340. That is, as described above, when the type of the macroblock is motion vector = (No-MC), the sustain signal for the motion vector data chip selection signal 350 should not be output to the VLD 110. This is because the data cannot be made until the data for the macro block type chip select signal 340 is input. However, this point has not been considered at all between the VLD 110 and the RLD 120 in the image decoding apparatus of the prior art.

제 4 도는 본 발명에 따른 가변길이 복호화장치의 제어방법을 실현하기 위해 매크로 블럭 유형 칩 선택신호 파형(410)과 움직임 벡터 데이타 칩 선택신호 파형(420)간에 1사이클(예를 들어, 72ns) 공백을 두기 위해 널 칩 선택신호(null chilp selection, NULLCS)(430)를 삽입한다. 최초 사이클에 RLD(120)는 유지신호를 VLD(110)로 제공하지 않고, 매크로 블럭 유형 칩 선택신호에 의해 VLD(110)로부터 입력되는 데이타를 처리하고, 그 다음 사이클에 필요한 유지신호의 출력 여부를 결정하는 신호를 생성하여 VLD(110)로 제공한다.4 is one cycle (for example, 72 ns) space between the macro block type chip select signal waveform 410 and the motion vector data chip select signal waveform 420 in order to realize the control method of the variable length decoding apparatus according to the present invention. To insert a null chip selection signal (null chilp selection, NULLCS) 430 is inserted. In the first cycle, the RLD 120 processes the data input from the VLD 110 by the macro block type chip select signal without providing the sustain signal to the VLD 110, and outputs the sustain signal required for the next cycle. It generates a signal to determine the to provide to the VLD (110).

한편, 전술한 TS 신호는 J/K 플립플롭(F/F)을 사용하여 슬라이스 수직 위치 칩 선택신호를 생성하고, 그 다음 딜레이(D) F/F을 사용하여 1사이클씩 지연시키면 원하는 TS 신호를 얻을 수가 있다.Meanwhile, the above-described TS signal generates a slice vertical position chip select signal using J / K flip-flop (F / F), and then delays by one cycle using delay (D) F / F. You can get

그러므로, 본 발명에 따른 디지탈 복화시스템에서의 가변길이 복호장치의 제어방법에 의하면, 줄 길이 복호화장치에서 제공하는 제어신호로 가변길이 복호화장치에서의 복호화 동작을 항상 제어하여 시스템을 정상 동작시길 수가 있다.Therefore, according to the control method of the variable length decoding apparatus in the digital decoding system according to the present invention, the system can be operated normally by always controlling the decoding operation in the variable length decoding apparatus with the control signal provided by the line length decoding apparatus. .

Claims

In order to restore the data compressed by the digital coding system to the original data before the digital decoding system is compressed, the line length decoding is performed so that the data can be normally operated without disconnection. A method of controlling variable length decoding (VLD) means in which line length decoding (RLD) means performs variable length decoding, the motion compensation provided from the digital encoding system to the digital decoding system. The line length decoding means is a table selection signal so that the variable length decoding means can operate normally for all types of a predetermined macro block, which is a signal processing unit for performing MC. A space between the macroblock type selection signal and the motion vector data signal. The method of the variable length decoding provided by the control unit by inserting a signal.

2. The method of claim 1, wherein the signal having the predetermined blank is inserted as a cycle between a falling edge of the macro block type selection signal and a rising edge of the motion vector data signal. .