KR950010489Y1 - Device test circuit - Google Patents
Device test circuit Download PDFInfo
- Publication number
- KR950010489Y1 KR950010489Y1 KR2019900021743U KR900021743U KR950010489Y1 KR 950010489 Y1 KR950010489 Y1 KR 950010489Y1 KR 2019900021743 U KR2019900021743 U KR 2019900021743U KR 900021743 U KR900021743 U KR 900021743U KR 950010489 Y1 KR950010489 Y1 KR 950010489Y1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- power supply
- circuit
- resistor
- capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 디바이스 테스트 회로도.1 is a conventional device test circuit diagram.
제2도는 본고안의 디바이스 테스트 회로도.2 is a device test circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 디바이스 2 : 테스트 시스템1: Device 2: Test System
3a,3b : 코일 4a,4b : 릴레이3a, 3b: coil 4a, 4b: relay
5a,5b : 저항 6a,6b : 콘덴서5a, 5b: resistor 6a, 6b: capacitor
본 고안은 대바이스 테스트(Device Test) 회로에 관한 것으로 특히 RLC 회로와 릴레이를 이용하여 기능테스트의 안정화와 전원 ㆍ전류의 측정을 정확하게 하는데 적당하도록 디바이스 테스트 회로에 관한 것이다. 종래의 테스트 회로는 제1도에서와 같이 테스트용 디바이스(1)의 전원부(VDD)는 테스트 시스템(2)의 전원다(DPSI)과 연결되고 테스트용 디바이스(Device)의 그라운드단(GND)은 테스트 시스템의 전원다(DPSO)과 연결되는 구성이다.The present invention relates to a device test circuit, and more particularly, to a device test circuit suitable for stabilizing functional tests and accurately measuring power and current using RLC circuits and relays. In the conventional test circuit, as shown in FIG. 1, the power supply unit V DD of the test device 1 is connected to the power supply DPSI of the test system 2, and the ground terminal GND of the test device is connected. Is the configuration connected to the power supply of the test system
즉 상기 구성회로에서는 디바이스(1)에 전원을 공급하는 경우 보통 테스트 시스템(2)에서 제공되는 전원(DPSI, DPSO)을 이용하여 디바이스의 전원부(VDD)그라운드단(GND)에 연결하므로서 테스트 프로그램에서 DPSO, DPSI의 전원값을 프로그램하여 테스트할때는 디바이스에 프로그램된 값을 공급하게 된다.That is, in the above configuration circuit, when power is supplied to the device 1, the test program is connected to the power supply unit (V DD ) ground terminal (GND) of the device by using the power supply (DPSI, DPSO) provided by the test system 2. When you test the power value of DPSO and DPSI at the test, it supplies the programmed value to the device.
그런데 상기와 같은 종래의 테스트 회로는 디바이스(Device)와 테스트 시스템의 전원이 바로 물려있기 때문에서 테스트 시스템에 공급되는 전원이 외부 또는 내부의 이상현상에 의해 변동되면 디바이스의 기능 테스트시 페일(Fail)이 발생할 수 있고 전원쪽의 서지(Serge)값을 막아줄수 없는 단점이 있었다.However, in the conventional test circuit as described above, when the power of the device and the test system is directly transmitted, when the power supplied to the test system is changed by an external or internal abnormal phenomenon, the device fails to test the function of the device. This could occur and could not prevent the power supply surge.
본 고안은 이러한 단점을 해결하기 위해 안출된 것으로서 첨부도면을 참조하여 상세히 설명하면 다음과 같다.The present invention is devised to solve these disadvantages and will be described in detail with reference to the accompanying drawings.
먼저 제2도에서 본 고안 회로의 구성을 보면, 디바이스(1)의 전원부(VDD)는 코일(3a)을 통해 릴레이(4a)와 저항(5a) 및 콘덴서(6a)의 직렬 구성과 연결되어 테스트 시스템(2)의 전원단(DPSI)과 연결되고, 디바이스(1)의 그라운드단(GND)은 코일(3b)과 릴레이(4b) 및, 저항(5b)과 콘덴서(6b)의 직렬구성과 접속되어 테스트 시스템(2)의 전원다(DPSO)와 연결되는 구성이다.First, referring to the configuration of the circuit of the present invention in FIG. 2, the power supply unit V DD of the device 1 is connected to the series configuration of the relay 4a and the resistor 5a and the capacitor 6a through the coil 3a. It is connected to the power supply terminal DPSI of the test system 2, and the ground terminal GND of the device 1 has a series configuration of the coil 3b and the relay 4b and the resistor 5b and the capacitor 6b. It is connected to the power supply of the test system 2 (DPSO).
상기 구성회로의 동작상태를 설명하면, 소자(1)의 테스트는 크게 기능(Function) 테스트와 DC 전원 테스트로 나누어지는데 기능 테스트시 VDD단과 그라운드(GND)단이 전원이 일정하게 유지될 수 있도록 릴레이(4a, 4b)를 "온"하여 RC 회로(5a,6a)(5b,6b) 가 각전원부에 연결되므로 VDD와 그라운드의 전압값이 안정되게 유지된다.Referring to the operation state of the configuration circuit, the test of the device 1 is largely divided into a function test and a DC power test, so that the power supply of the V DD terminal and the ground (GND) terminal can be kept constant during the functional test. The RC circuits 5a, 6a (5b, 6b) are connected to the respective power supply units by "turning on" the relays 4a, 4b, so that the voltage values of V DD and ground remain stable.
그리고 직류전원(DC) 테스트시는 만일 RC 회로가 연결되어 있으면 캐패시터(6a,6b)에 충전된 전압으로 인해서 저원전류가 더많이 흐르게 되므로 릴레이(4a,4b)를 "오프" 하여 RC 회로를 끊어주면 전원전류는 정확히 체크된다. 여기서 VDD전원단과 그라운드단(GND) 에 직렬 연결된 코일(3a,3b) 은 전원의 서어지(Surge)를 방지해 준다.In the DC test, if the RC circuit is connected, the low source current flows more due to the voltage charged in the capacitors 6a and 6b, so the relays 4a and 4b are turned off to disconnect the RC circuit. The power supply current is checked correctly. Here, the coils 3a and 3b connected in series to the V DD power terminal and the ground terminal GND prevent surge of power.
따라서 본 고안은 테스트 시스템에서 RC 회로를 이용하여 공급되는 전원전압 VDD과 그라운드의 전원을 안정되게 해주므로 기능테스트를 정확히 이룰 수 있으며, 직류전원 테스트시는 릴레이를 "오프" 시켜 정확하게 전원전류를 측정할 수 있는 효과가 있다.Therefore, the present invention stabilizes the power supply voltage V DD and ground power supplied by the RC circuit in the test system, so that the function test can be accurately performed. There is a measurable effect.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900021743U KR950010489Y1 (en) | 1990-12-29 | 1990-12-29 | Device test circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900021743U KR950010489Y1 (en) | 1990-12-29 | 1990-12-29 | Device test circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920012950U KR920012950U (en) | 1992-07-25 |
KR950010489Y1 true KR950010489Y1 (en) | 1995-12-14 |
Family
ID=19308413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900021743U KR950010489Y1 (en) | 1990-12-29 | 1990-12-29 | Device test circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950010489Y1 (en) |
-
1990
- 1990-12-29 KR KR2019900021743U patent/KR950010489Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920012950U (en) | 1992-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06503452A (en) | circuit protection device | |
US4520418A (en) | Reset circuit | |
KR950010489Y1 (en) | Device test circuit | |
US4969062A (en) | Ground fault protection circuit | |
US4016489A (en) | Ground-test circuit with minimal ground current | |
TW420752B (en) | Automatic power turn-on circuit for a battery-powered voltage measurement apparatus | |
US4771245A (en) | Earth testing means for an electric fence network | |
US3970930A (en) | Current meter | |
JPH08272464A (en) | Dc power supply | |
JP2984936B2 (en) | Insulation resistance tester | |
KR920008889Y1 (en) | Ground level detecting circuit for microwave oven | |
CN214375962U (en) | Control circuit of commercial soybean milk machine | |
JPH01251591A (en) | Half-wave discharge detecting circuit | |
JPH0322831Y2 (en) | ||
JPS5928936B2 (en) | Photoelectric switch | |
KR900001900Y1 (en) | Regulating circuit for a power source of a computer | |
GB1604435A (en) | Electrical circuit with load continuity detector | |
KR900000850Y1 (en) | Detection circuit of power failure | |
KR960003740Y1 (en) | Reset circuit | |
KR19980032643U (en) | Surge voltage protection circuitry for vertical and horizontal sink processors | |
KR900008956Y1 (en) | Reset stabilization circuit for micro computer | |
KR950001957Y1 (en) | Detecting circuit of electric discharge and thereof complete in pcb auto-tset regulation device | |
JPS6338694Y2 (en) | ||
JPS643080Y2 (en) | ||
KR890004800Y1 (en) | Error movement cheek circuits of micom |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20041119 Year of fee payment: 10 |
|
EXPY | Expiration of term |