Claims (15)
중앙 함몰부에 형성되어 있는 삽입부에 삽입되는 다이패드상에 접착수단에 의해 어테칭되어 있는 다이를 포함하고, 상기 다이패드 표면부에 다수개의 연결핀이 본딩패드에 연결될 수 있으며 그 상부 모서리부에 실링층이 형성되어 있는 상부 패키지 몸체와; 상기 중앙부가 함몰되어 있으며, 그 하부 모서리부에 실링층으로도 되며 테스트시에 전기적으로 접속되는 외부리드와, 그 내부에 형성된 홈을 통하여 상기 연결핀과 전기적으로 접속되고 상기 외부리드와 전기적으로 접속되는 다수의 연결용 메탈을 포함하고 있는 하부 패키지 몸체부와; 상기 상부 패키지 몸체부와 상기 하부 패키지 몸체를 결합 및 분리시킬 수 있는 결착수단으로 구성된 번인 테스트용 반도체 패키지.A die which is attached by means of adhesive means on a die pad inserted into an insertion portion formed in a central depression, and a plurality of connecting pins may be connected to a bonding pad on a surface portion of the die pad, and an upper edge thereof An upper package body having a sealing layer formed thereon; The central portion is recessed, and may be a sealing layer at the lower edge thereof, and is electrically connected to the connecting pin and electrically connected to the external lead through an external lead electrically connected during the test and a groove formed therein. A lower package body part including a plurality of connecting metals; Burn-in test semiconductor package comprising a binding means for coupling and separating the upper package body portion and the lower package body.
제1항에 있어서, 상기 연결용 핀은 내부 전극인 다이와 외부 전극인 외부 리드를 전기적으로 접속시키는 핀인 것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package according to claim 1, wherein the connection pin is a pin for electrically connecting a die as an internal electrode and an external lead as an external electrode.
제1항에 있어서, 상기 하부 패키지 몸체부내의 홈은 상기 연결용 핀을 삽입했을때 충분한 여유폭을 가지도록 상기 연결핀 직경보다 크게 형성된 것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package according to claim 1, wherein the groove in the lower package body portion is formed larger than the diameter of the connection pin to have a sufficient margin when the connection pin is inserted.
제1항에 있어서, 상기 연결용 핀은 일측에 탄성부재가 형성된 것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package according to claim 1, wherein the connection pin has an elastic member formed at one side thereof.
제1항에 있어서, 상기 결착수단은 상부 패키지 하부에 형성된 장흠과 하부 패키지 상부에 형성된 돌출부로 된것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package according to claim 1, wherein the binding means comprises a flaw formed in a lower portion of the upper package and a protrusion formed in an upper portion of the lower package.
제1항에 있어서, 상기 하부 몸체부내의 다수의 연결용 메탈은 서로 전기적으로 접촉되지 않도록 된 것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package of claim 1, wherein the plurality of connecting metals in the lower body are not electrically contacted with each other.
제1항에 있어서, 상기 번인 테스트용 반도체 패키지는 번인 테스트 수행후 상기 실링층에 피시비(PCB) 기판에 부착되는 캡타잎의 일체형 외부리드가 더 실링되는 것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package of claim 1, wherein the burn-in test semiconductor package further includes an integral external lead of a capta leaf attached to a PCB substrate on the sealing layer after the burn-in test is performed.
제1항에 있어서, 상기 상부 패키지 중앙 함몰부의 삽입부는 다이 어테팅된 다이패드를 삽입하거나 빼낼 수 있도록 한 것을 특징으로 하는 번인 테스트용 반도체 패키지.2. The burn-in test semiconductor package according to claim 1, wherein the inserting portion of the upper package center recess allows insertion or removal of the die-attached die pad.
제1항에 있어서, 상기 번인 테스트용 반도체 패키지는 상부 패키지 몸체와 하부 패키지 몸체의 중앙부가 함몰되어 결합했을때 공간부가 형성되는 것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package of claim 1, wherein the burn-in test semiconductor package has a space formed when the central part of the upper package body and the lower package body are recessed and combined.
상부 패키지 몸체와 하부 패키지 몸체로 분리가능한 번인 테스트용 반도체 패키지기 각각의 외부리이드사이에 전기 차단용 비전도 차단막이 형성되어 있는 리드가 직사각형상의 외부리드용 반도체 패키지 삽입틀에 의해 실링되는 것을 특징으로 하는 번인 테스트용 반도체 패키지.A lead in which a non-conductive blocking film for electrical blocking is formed between each outer lead of the burn-in test semiconductor package machine that is separable into the upper package body and the lower package body is sealed by a rectangular outer lead semiconductor package insertion frame. Burn-in test semiconductor package.
제10항에 있어서, 상기 반도체 패키지 삽입틀은 상기 반도체 패키지의 상·하부 어디로나 기판과 전기적으로 접속시킬 수 있는 솔더링을 행하는 것을 특징으로 하는 번인 테스트용 반도체 패키지.The burn-in test semiconductor package according to claim 10, wherein the semiconductor package insertion frame performs soldering which can be electrically connected to a substrate at both the upper and lower portions of the semiconductor package.
다수개의 개별 다이를 부착하여 칩의 실장도를 높일 수 있도록 형성된 멀티칩 패키지 시스템에 있어서, 하부 및 상부 표면부에 복수개의 함몰부가 소정거리로 이격하여 형성되어 있고, 각 함몰부 중앙의 삽입부에는 다이 부착된 패드가 삽입될 수 있으며, 상기 다이 부착용 패드상에 접착제를 매개체로 하여 어테치된 적어도 하나이상의 다이를 포함하고 있는 상부 및 하부 패키지 몸체 수단과; 상기 다이와, 전기 회로기판과 전기적 접속을 행하는 상기 상부 및 하부 패키지 몸체를 실링하는 외부 리드를 전기적으로 접속시키는 적어도 하나 이상의 전기적 접속 수단과; 상기 상부 하부 패키지 몸체와 패키지 몸체를 결합 또는 분리시키는 결착수단으로 구성된 멀티 칩 패키지 시스템.In the multi-chip package system formed by attaching a plurality of individual die to increase the mounting degree of the chip, a plurality of depressions are formed in the lower and upper surface portions spaced apart by a predetermined distance, the insertion portion in the center of each depression Upper and lower package body means, wherein a die attached pad may be inserted, the upper and lower package body means including at least one die etched via an adhesive on the die attach pad; At least one electrical connection means for electrically connecting the die and external leads sealing the upper and lower package bodies in electrical connection with the electrical circuit board; Multi chip package system comprising a binding means for coupling or separating the upper and lower package body and the package body.
제12항에 있어서, 상기 멀티칩 패키지 시스템은 상부 패키지 몸체와 하부 패키지 몸체가 결합되었을 경우 상기 함몰부로 인하여 공간부가 형성되는 것을 특징으로 하는 멀티 칩 패키지 시스템.The multichip package system of claim 12, wherein the multichip package system has a space formed by the depression when the upper package body and the lower package body are combined.
제13항에 있어서, 동작 사용시 전기적 문제가 있은 함몰부에 삽입된 다이를 제거한 후 양호한 다이를 새로 삽입 교체하여 나머지 동작 다이와 함께 전체적으로 조화있게 동작되도록 한 것을 특징으로 하는 멀티 칩 패키지 시스템.The multi-chip package system according to claim 13, wherein after the die inserted into the depression having the electrical problem is removed during operation, a good die is newly inserted and replaced to operate in harmony with the remaining working die.
제13항에 있어서, 상기 공간부에는 상부 및 하부 패키지 몸체의 다이패드상에 설치된 다이가 마주보는 형태로 된 것을 특징으로 하는 멀티 칩 패키지 시스템.The multi-chip package system according to claim 13, wherein the space portion is formed such that dies disposed on die pads of upper and lower package bodies face each other.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.