KR950009773Y1

KR950009773Y1 - High speed transmission device of digital signal

Info

Publication number: KR950009773Y1
Application number: KR2019930012686U
Authority: KR
Inventors: 최용환
Original assignee: 주식회사 Lg; 이헌조
Priority date: 1993-07-10
Filing date: 1993-07-10
Publication date: 1995-11-22
Also published as: KR950004987U

Abstract

내용 없음.No content.

Description

Digital Signal High Speed Transmitter

제1도는 종래의 트래스포머를 이용한 신흐 전송장치의 회로도1 is a circuit diagram of a Shinch transmission apparatus using a conventional transformer.

제2도는 제1도에 있어서, 전압파형도2 is a voltage waveform diagram of FIG.

제3도는 종래의 포토 커플러를 이용한 신호 전송장치의 회로도3 is a circuit diagram of a signal transmission apparatus using a conventional photo coupler

제4도는 제3도에 있어서, 포토 커플러에 흐르는 전류파형도4 is a waveform diagram of current flowing through a photo coupler in FIG.

제5도는 본 고안 디지탈 신호의 고속 전송장치 구성도5 is a block diagram of a high-speed transmission device of the digital signal of the present invention

제6도는 제5도의 상세 회로도6 is a detailed circuit diagram of FIG.

제7도는 6도에 있어서 각 부의 입출력 전압파형도7 is an input / output voltage waveform diagram of each part in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 입력부 20 : 트랜스포머10: input unit 20: transformer

30 : 에지검출부 31 : 제1 인버터30: edge detector 31: the first inverter

32 : 지연부 33 : 제2 인버터32: delay unit 33: second inverter

34 : 익스클루시브 오아게이트 40 : 플립플롭34: Exclusive Oagate 40: Flip-flop

T1 : 트랜스포머 Q1-Q2 : 트랜지스터T1: transformer Q1-Q2: transistor

PC : 포토커플러 R1-R9 : 저항PC: Photocoupler R1-R9: Resistance

I1-I4 : 전류 NANDl,NAND2 : 낸드게이트I1-I4: Current NANDl, NAND2: NAND Gate

PD1 : 포토 다이오드 PT1 : 포토 트랜지스터PD1: Photodiode PT1: Phototransistor

본 고안은 디지탈 신호의 고속전송장치에 관한 것으로, 특히 두 시스템간의 디지탈 신호전송시 전기적으로 회로의 연결없이 신호를 전송함에 있어 고속이면서 직류 신호의 전달을 가능하도록 하는 디지탈 신호의 고속 전송장치에 관한 것이다.The present invention relates to a high-speed transmission device for digital signals, and more particularly to a high-speed transmission device for digital signals enabling high-speed and direct-current transmission in transmitting signals without electrically connecting a circuit when transmitting digital signals between two systems. will be.

제1도는 종래의 트랜스포머를 이용한 신호 전송장치의 회로도로서, 이에 도시된 바와 같이, 두 입력단이 서로 접속된 낸드게이트(NAND1)의 출력단은 저항(R1)을 통해 접지측에 연결됨과 아울러 트랜지스터(Q1)의 베이스에 연결되고, 에미터 접지된 트랜지스터(Q1)의 콜렉터는 트랜스포머(T1)의 1차측 코일을 통해 전원전압(Vcc)단에 연결되며, 상기 1차측 코일의 자력선 변화에 의해 동작하는 2차측 코일은 저항을 통해 최종출력단(Vout)에 연결되어 구성된다. 제3도는 종래의 다른 예인 포토커플러를 이용한 신호 전송장치의 회로도로서 이에 도시된 바와 같이, 입력(Vin)단이 저항 (R2)(R3)을 순차적으로 통해 트랜지스터(Q2)의 에미터에 연결 됨과 아울러 그 저항(R2)은 트랜지스터(Q2)의 베이스에 연결되고, 상기 트랜지스터(Q2)의 콜렉터는 포토다이오드(PD1)의 애노드에 연결되며, 상기 포토다이오드(PD1)의 캐소드는 저항(R4)을 거쳐 전원전압단(Vcc1)에 연결되고, 상기 포토다이오드(PD1)로 부터 베이스측으로 광을 수광하는 포토트랜지스터(PT1)의 콜렉터는 저항(R5)을 통해 전원전압단(Vcc2)에 연결됨과 아울러 최종출력단(Vout)에 연결되어 구성된다.FIG. 1 is a circuit diagram of a signal transmission apparatus using a conventional transformer. As shown therein, an output terminal of a NAND gate NAND1 having two input terminals connected to each other is connected to a ground side through a resistor R1 and a transistor Q1. And a collector of the transistor Q1, which is connected to the base of the transistor, is connected to the power supply voltage Vcc terminal through the primary coil of the transformer T1, and is operated by the change of the magnetic lines of the primary coil. The secondary coil is configured to be connected to the final output terminal (Vout) through a resistor. 3 is a circuit diagram of a signal transmission apparatus using a photocoupler, which is another example of the related art. As shown therein, an input Vin terminal is sequentially connected to an emitter of transistor Q2 through resistors R2 and R3. In addition, the resistor R2 is connected to the base of the transistor Q2, the collector of the transistor Q2 is connected to the anode of the photodiode PD1, and the cathode of the photodiode PD1 is connected to the resistor R4. The collector of the phototransistor PT1, which is connected to the power supply voltage terminal Vcc1 and receives light from the photodiode PD1 to the base side, is connected to the power supply voltage terminal Vcc2 through the resistor R5 and is finally connected. It is configured to be connected to the output terminal (Vout).

이와같이 구성된 종래기술에 대하여 상세히 설명하면 다음과 같다. 먼저, 트랜스포머를 이용한 신호전송장치에 대하여 살펴보면, 입력전압(Vin)이 낸드게이트(NAND1)를 통해 반전된 신호가 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q1)의 온,오프를 제어한다. 상기 트랜지스터(Q1)의 온, 오프에 따라 전원전압(Vcc)으로 부터 트랜스포머(Tl)의 1차측으로 흐르는 전류(I1)가 제어되고, 상기 전류(I1)의 온,오프에 따라트랜스포머 (Tl)에 유도 자기장이 생성되어 2 차측의 출력단에 순간적인 전압을 발생시킨다. 이는 두 코일의 전자기적 특성을 이용한 것으로 트랜스포머(Tl)의 1차측에 전류가 오프상태에서 온 상태로 변하면 이에따라 1차측의 자속이 2차측으로 일부 유입되게 되고,2차측은 이을 억제하고자 하는 방향으로 순간적인 전압을 발생시키게 된다.Referring to the prior art configured as described above in detail. First, referring to a signal transmission apparatus using a transformer, a signal in which the input voltage Vin is inverted through the NAND gate NAND1 is applied to the base of the transistor Q1 to control on and off of the transistor Q1. The current I1 flowing from the power supply voltage Vcc to the primary side of the transformer Tl is controlled according to the on / off of the transistor Q1, and the transformer Tl according to the on / off of the current I1. Induced magnetic field is generated in the circuit to generate instantaneous voltage at the output of the secondary side. This is based on the electromagnetic characteristics of the two coils. When the current changes from the off state to the on-state of the transformer Tl, the magnetic flux from the primary side flows into the secondary side, and the secondary side is in a direction to suppress it. It generates a momentary voltage.

전류(11)가 온에서 오프상태로 변할 경우 이와 반대로 동작된다. 따라서 제2도에서 도시된 바와같이 (a)의 입력전압(Vin)에 대한 2차측의 출력전압(Vout)을 나타내면 (b)와 같다. 또한, 포토커플러를 이용한 신호전송장치에 대하여 살펴보면, 입력전압(Vin)이 하이(H)이면 트랜지스터(Q2)를 도통시킴으로써 전원전압(Vcc1)으로 부터 저항(R4)을 거쳐 포토커플러(PC)의 발광다이오드로 제4도의 (a)에서와 같은 고전위 상태의 전류(I2)가 흐름으로써 포토다이오드(PD1)도 도통되므로 전원전압(Vcc2)으로 부터 저항(R5)을 거쳐 제4도의(b)에서와 같은 전류(I3)가 흐르게 되고, 상기 포토트랜지스터의 콜렉터단에서 최종출력전압(Vout)을 얻는다. 그러나 종래기술에 있어서 포토커플러를 이용한 신호전송장치의 경우엔 포트커플러의 전송매개체가 빛이기 때문에, 그 특성상 제 4도에서 도시된 바와 같이 전류(I2)의 턴온에 따른 전류(l3)의 턴온이 일정시간(ton)만큼 지연되고, 턴 오프시에도 전하 축적에 의해 지연시간(t)이 발생되어 일정시간(toff)후에 오프됨으로써 수십μS의 지연시간이 발생하여 고속을 요구하는 신호전송장치에 적합하지 못한 문제점이 있고, 트랜스포머를 이용한 신포전송장치의 경우엔 전송매개체를 자속으로 함으로써, 신호전송속도면에서는 수 1Ons 까지도 지연시간을 줄일수있는 반면, 제2도에 도시된 바와 같이 입력전압의 온·오프에 따라 출력전압이 다를 극성의 톱니형태로 유기되어 직류신호의 전송시 오동작을 유발시키게 된다. 예를 들면,8 비트시리얼(serial) 신호11111l11 을 전송할 경우, 초기 1 비트만 1로 인식되고, 나머지는 O으로 인식되는 오류가 발생된다. 따라서 직류신호의 전송시 안정되지 못하므로 주로 교류 신호전송쪽으로만 국한되는 문제점이 있었다. 종래의 이와같은 문제점을 해소하기 위하여 본 고안은 전송수단으로는 트랜스포머를 이용함으로써 고속의 신호전송을 가능하게 하고, 트랜스 포머의 출력신호로 부터 에지검출부를 통해 에지를 검출하여 각각의 에지에 따라 신호를 반전시키으로서 직류신호의 효과적인 전송을 가능하도록 한 디지탈 신호의 고속 전송장치를 안출한 것으로, 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.If the current 11 changes from on to off, the operation is reversed. Therefore, as shown in FIG. 2, the output voltage Vout of the secondary side with respect to the input voltage Vin of (a) is represented as (b). In addition, referring to the signal transmission apparatus using the photocoupler, if the input voltage Vin is high (H), the transistor Q2 is conducted to conduct the photocoupler PC through the resistor R4 from the power supply voltage Vcc1. Since the photodiode PD1 is also conducted by the current I2 in the high potential state as shown in FIG. 4A through the light emitting diode, the photodiode PD1 is connected via the resistor R5 from the power supply voltage Vcc2. As in the above, the current I3 flows, and the final output voltage Vout is obtained at the collector terminal of the phototransistor. However, in the prior art, in the case of a signal transmission apparatus using a photocoupler, since the transmission medium of the port coupler is light, the turn-on of the current l3 according to the turn-on of the current I2 as shown in FIG. It is delayed by a certain time (ton), and even when turned off, a delay time (t) occurs due to charge accumulation and turns off after a certain time (toff), so that a delay time of several tens of microseconds occurs, and is suitable for a signal transmission device requiring high speed. In the case of a new transmission device using a transformer, by using the transmission medium as a magnetic flux, the delay time can be reduced by several ONs in terms of signal transmission speed, while the input voltage is turned on as shown in FIG. • The output voltage is different in the form of sawtooth with different polarity depending on the off, causing malfunction when DC signal is transmitted. For example, when an 8-bit serial signal 11111l11 is transmitted, an error is generated in which only the first 1 bit is recognized as 1 and the rest is recognized as O. Therefore, there is a problem mainly limited to the AC signal transmission because it is not stable when transmitting the DC signal. In order to solve such a problem in the related art, the present invention enables a high-speed signal transmission by using a transformer as a transmission means, and detects an edge through an edge detector from an output signal of the transformer and signals according to each edge. The high-speed transmission device of the digital signal to enable the effective transmission of the DC signal by inverting the present invention will be described in detail with reference to the accompanying drawings.

제5도 및 제6도는 본 고안 디지탈 신호의 고속 저송장치 구성도로서 이에 도시한 바와같이, 입력단(IN)을 통해 전달되는 입력펄스에 따라 트래스포머(20)의 1차측 전류를 제어하는 입력부(10)와, 상기 입력부(10)의 1차측 전류제어에 따라 2 차측에 유기된 전압펄스의 상승 또는 하강 에지를 검출하는 에지검출부(30)와, 상기에지검출부(30)의 출력을 클럭단자로 입력받고 그 클럭에 동기하여 일정주기의 펄스를 발생하는 플립플롭(40)으로 구성한다. 상기에서 에지검출부(30)는 트랜스포머(20)의 출력신호(A)를 반전시키는 제 1 인버터(31)와, 상기 제 1 인버터(31)의 출력을 저항(R9)과 커패시터(C)를 통해 지연시키는 지연부(32)와, 그 지연된 신호를 반전시키는 제2인버터(33)의 출력신호와 상기 제 1인버터 (31)의 출력신호를 논리 조합하여 검출된 상승 또는 하강에지를 출력하는 익스클루시브 오아게이트(34)로 구성한다. 이와같이 구성된 본 고안의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다. 입력단(IN)을 통해 제 7도의 (a)와 같은 입력펄스가 입력부(10)의 낸드게이트(NAND2)를 통해 반전되어 트랜지스터(Q3)의 베이스에 인가되고, 상기 트랜지스터(Q3)의온.오프에 따른 트랜스포머(20)의 1차측에 흐르는 전류(I4)의 도통, 차단에 따라 트랜지스포머(20)의 2 차측에 유기되는 A점의 전압은 제7도의 (b)와 같은 신호가 발생한다. 이때 트랜스포머 (20)의 2차측 출력신호는(A)는 전체적으로 사용한 전원(Vcc)은 5V이고 저항(R7)(R8)을 같은 저항값으로 하여 안정상태에서 A점의 전위가 2.5V가 되도록 한다. 상기 트랜스포머(20)의 2차측에 유기된 전압은 에지검출부(30)의 제1인버터(31)를 통해 반전됨에 있어, 이 회로 자체가 디지탈 회로이기 때문에 2.5V로 안정되어 있는 상태는 디지탈회로에서 이전상태를 인버팅하지 못하므로, 바로 직전에 뜬 5V 또는 OV의 피크(peak)상태를 유지한다. 이 제1 인버터(31)를 통과한 신호가 로우상태에서 하이상태로, 또는 하이상태에서 로우상태로 뜰때 지연부(32)의저항 (R9)와 커패시터(C)에 의한 R9.C 상수만큼(td) 지연되어 출력하게 되면, 이를 제1인버터(33)가 인버터시킨다. 따라서, 상기 제1인버터(31)와 제2인버터(33)를 통해 반전된 신호를 익스콜루시브 오아게이트(34)가 전달받아 조합함에 있어, 상기 두 입력신호가 같은 레벨값을 가질때 일정시간(td)동안 하이(H)값을 가지는 제7도의 (c)와 같은 에지신호(B)를 검출한다. 상기 검출된 에지신호(B)를 플립플롭(40)의 클럭단자(CK)로 인가하면, 그 출력단자(Q)로 나타나는 최종출력(OUT)은 제7도의 (d)에서와 같은 펄스를 얻는다. 이때 플립플롭(40)의 반전된 출력(Q)을 입력(D)에 연결시킴으로써 클럭단자(CK)로 인가되는 신호가 온 될때마다 출력신호가 반전되는 역할을 한다. 이때 플립플롭(40)의 리세트(R)및 프리세트(PRI)단자룰 정전원(Vcc)에 인버트연결하여 이에 대한 영향이 없도록 하였다. 이상에서 설명한 바와 같이 본 고안은 전송매개체로 자속을 이용함으로서 고속의 신호전송을 가능하게 하고, 자속을 이용한 트랜스포머의 출력신호를 에지검출부를 통해 에지를 검출하여 가각의 에지에 따라 신호를 반전시킴으로서 직류신호의 전송을 가능하게 하는 효과가 있게 된다.5 and 6 are schematic diagrams illustrating a high speed storage device for a digital signal of the present invention. As shown therein, an input unit for controlling a primary side current of the transformer 20 according to an input pulse transmitted through an input terminal IN is illustrated. 10, an edge detector 30 for detecting a rising or falling edge of the voltage pulse induced on the secondary side according to the primary side current control of the input unit 10, and a clock terminal for outputting the edge detector 30; It is composed of a flip-flop (40) which is inputted as a signal and generates a pulse of a certain period in synchronization with the clock. In the edge detector 30, the first inverter 31 which inverts the output signal A of the transformer 20, and the output of the first inverter 31 through the resistor R9 and the capacitor C. A logic unit combines the delay unit 32 for delaying, the output signal of the second inverter 33 for inverting the delayed signal, and the output signal of the first inverter 31 to output the detected rising or falling edges. The sheave oar gate 34 is comprised. When described in detail with respect to the operation and effect of the present invention configured as described above. Through the input terminal IN, an input pulse such as (a) of FIG. 7 is inverted through the NAND gate NAND2 of the input unit 10 and applied to the base of the transistor Q3, and on or off of the transistor Q3. According to the conduction and interruption of the current I4 flowing in the primary side of the transformer 20, the voltage at the point A induced at the secondary side of the transistor 20 generates a signal as shown in FIG. 7B. . At this time, the secondary output signal of the transformer 20 is (A), the power supply (Vcc) used as a whole is 5V and the resistance (R7) (R8) to the same resistance value so that the potential of the point A in the stable state is 2.5V . Since the voltage induced on the secondary side of the transformer 20 is inverted through the first inverter 31 of the edge detector 30, since the circuit itself is a digital circuit, it is stable at 2.5V in the digital circuit. Since it does not invert the previous state, it maintains the peak state of 5V or OV just before. When the signal passing through the first inverter 31 rises from the low state to the high state or from the high state to the low state, the resistance R9 of the delay unit 32 and the R9.C constant by the capacitor C ( td) When the output is delayed, the first inverter 33 drives the inverter. Therefore, when the exclusive oragate 34 receives and combines the inverted signal through the first inverter 31 and the second inverter 33, the predetermined time is when the two input signals have the same level value. An edge signal B as shown in FIG. 7C having a high H value during td is detected. When the detected edge signal B is applied to the clock terminal CK of the flip-flop 40, the final output OUT represented by the output terminal Q obtains the pulse as shown in (d) of FIG. . At this time, by connecting the inverted output Q of the flip-flop 40 to the input D, the output signal is inverted whenever the signal applied to the clock terminal CK is turned on. At this time, the inverted connection of the reset (R) and the preset (PRI) terminal rules of the flip-flop 40 to the electrostatic source (Vcc) has no effect on this. As described above, the present invention enables high-speed signal transmission by using magnetic flux as a transmission medium, and detects the edge of the transformer output signal using the magnetic flux through an edge detector and inverts the signal according to each edge by direct current. There is an effect of enabling the transmission of the signal.

Claims

(Correction) An input unit 10 for controlling the primary current of the transformer 20 according to an input pulse transmitted through the input terminal IN, and a voltage induced on the secondary side according to the primary current control of the input unit 10. An edge detector 30 for detecting a rising or falling edge of a pulse, and a flip-flop 40 for outputting the output of the edge detector 30 as a clock terminal and generating a pulse of a predetermined period in synchronization with the clock. High speed transmission device of digital signal

(Correction) The method of claim 1,

The edge detector 30 delays the output of the first inverter 31 to invert the output signal of the transformer 20 and the output of the first inverter 31 by a time constant value by the resistor R9 and the capacitor C. An exclusive oar ring output signal of the delay unit 32, the first inverter 33 for inverting the signal through the delay unit 32, and the output signals of the second inverter 31 and the second inverter 33; High-speed transmission device for digital signals, characterized in that it comprises an exclusive oragate 34 outputting the rising or falling edge obtained by