KR950009676B1 - Wide screen tv - Google Patents

Wide screen tv Download PDF

Info

Publication number
KR950009676B1
KR950009676B1 KR1019920016839A KR920016839A KR950009676B1 KR 950009676 B1 KR950009676 B1 KR 950009676B1 KR 1019920016839 A KR1019920016839 A KR 1019920016839A KR 920016839 A KR920016839 A KR 920016839A KR 950009676 B1 KR950009676 B1 KR 950009676B1
Authority
KR
South Korea
Prior art keywords
pop
memory
main memory
tuner
video signal
Prior art date
Application number
KR1019920016839A
Other languages
Korean (ko)
Other versions
KR940008472A (en
Inventor
길동선
Original Assignee
주식회사금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 이헌조 filed Critical 주식회사금성사
Priority to KR1019920016839A priority Critical patent/KR950009676B1/en
Publication of KR940008472A publication Critical patent/KR940008472A/en
Application granted granted Critical
Publication of KR950009676B1 publication Critical patent/KR950009676B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Abstract

The additional channels are displayed on the blank area of a wide screen TV set by 4:3 mode. The TV includes a main memory(4) for storing 4:3 video signal with a specified recording frequency(fwc), POP memory(12) for storing decimated POP video signal, a RGB processor(15) for processing data stored in the POP memory and the main memory to generate 16:9 RGB signals, and a microprocessor(16) for controlling the memories and a tuner.

Description

팝(POP)기능 와이드 스크린 티브이 수상기Pop function wide screen TV receiver

제1도는 본 발명에 따른 와이드 스크린 TV 수상기의 블럭 구성도.1 is a block diagram of a widescreen TV receiver according to the present invention.

제2도는 본 발명에서 POP메모리 데이타 저장 맵(MAP)상태도.2 is a POP memory data storage map (MAP) state in the present invention.

제3도는 본 발명에서 POP 메모리 데이타 신호 타이밍도.3 is a timing diagram of a POP memory data signal in the present invention.

제4도는 본 발명에서 메인 메모리 데이타 신호 타이밍도.4 is a main memory data signal timing diagram according to the present invention.

제5도는 본 발명에서 TV화면 디스플레이 포멧을 나타낸 것으로서, a도는 4 : 3 디스플레이 포멧 경우, b도는 POP과 4 : 4 디스플레이 포멧 경우.5 shows a TV screen display format in the present invention, where a is a 4: 3 display format, and b is a POP and 4: 4 display format.

제6도는 본 발명에서 50Hz, 100Hz의 1필드가 디스플레이 된 포멧 예시도.6 is an exemplary format in which one field of 50 Hz and 100 Hz is displayed in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 메인용 튜너 2 : 영상 신호처리부1: main tuner 2: video signal processor

3 : A/D컨버터 4 : 메인 메모리3: A / D converter 4: Main memory

5 : 잡음 제거부 6 : 리포멧터(Reformator)5: Noise canceller 6: Reformator

7 : D/A컨버터 8 : POP용 튜너7: D / A Converter 8: Tuner for POP

9 : 영상 신호처리부 10 : A/D컨버터9: Image signal processing unit 10: A / D converter

11 : 데시메이터(Decimater) 12 : POP 메모리11: decimater 12: POP memory

13 : D/A컨버터 14 : R,G,B 매트릭스13: D / A Converter 14: R, G, B Matrix

15 : R,G,B 프로세서 16 : 마이크로 프로세서15: R, G, B processor 16: microprocessor

17 : PLL회로 18 : 메모리 콘트롤러17: PLL circuit 18: memory controller

본 발명은 POP기능을 갖는 와이드 스크린 TV수상기에 관한 것으로 특히 와이드 스크린(wide screen)상에 4 : 3 픽쳐를 디스플레이 할 경우 스크린의 여백 부분에 별도의 튜너를 사용하여 캐취한 채널들로 채워서 디스플레이 하도록 한 것이다.The present invention relates to a wide screen TV receiver having a POP function. Especially when displaying a 4: 3 picture on a wide screen, the display is filled with channels captured using a separate tuner in the margin portion of the screen. It is.

종래의 16 : 9 와이드 스크린 TV 수상기는 4 : 3 픽쳐 이외의 부분에는 영상 신호가 없는 이른바 블랙(Black) 상태로 디스플레이 되기 때문에 16 : 9 와이드 스크린이 픽쳐로 완전히 채워지지 않으므로 와이드 스크린으로서의 재 기능을 최대한 발휘하지 못하게 되는 문제점이 있었다.The conventional 16: 9 wide screen TV receiver is displayed in a so-called black state without a video signal in parts other than 4: 3 pictures, so the 16: 9 wide screen is not completely filled with pictures, and thus functions as a wide screen. There was a problem that can not be maximized.

따라서 본 발명의 목적은 와이드 스크린 상에 4 : 3 픽쳐를 디스플레이 할 경우 스크린의 여백 부분에 별도의 튜너를 사용하여 캐취한 채널들로 채워지도록 하여 4 : 3 신호와 별도의 채널 픽쳐를 동시에 시청이 가능하도록 한 POP기능 와이드 스크린 TV수상기를 제공함에 있다.Therefore, an object of the present invention is to display a 4: 3 signal and a separate channel picture simultaneously by displaying a 4: 3 picture on a wide screen so that the margin portion of the screen is filled with captured channels using a separate tuner. The present invention provides a widescreen TV receiver capable of POP function.

이하, 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings of the present invention.

제1도는 본 발명에 따른 와이드 스크린 TV수상기의 블럭 구성도를 나타낸 것으로서, 이는 메인 튜너(1), 영상신호처리부(2) 및 A/D컨버터(3)를 순차적으로 통하여 출력된(4 : 3) 영상신호를 기록주파수(fwc)로 저장하고 4/3fwc로 출력하는 메인 메모리(4)와, POP용의 영상신호를 수신하는 POP용 튜너(8)와, 상기 POP용 영상신호를 A/D변환한 후 데시메이션하는 데시메이터(11)와, 상기 데시메이션된 신호를 할당된 영역에 저장하는 POP 메모리(12)와, 상기 POP메모리(12)에 저장된 영상과 메인 메모리(4)에 저장된 영상을 D/A한 후에 신호처리하여 16 : 9 화면비의 R, G, B 색신호를 출력시키는 R, G, B 프로세서(15)와, 상기 메인 메모리(4) 및 PIP메모리(12)의 동작을 제어하고, POP용 튜너(8)에서 수신할 채널을 제어하는 마이크로 프로세서(16)로 구성된 것이다.1 is a block diagram of a widescreen TV receiver according to the present invention, which is sequentially output through a main tuner 1, an image signal processor 2, and an A / D converter 3 (4: 3). ) A main memory 4 for storing video signals at a recording frequency (fwc) and outputting them at 4 / 3fwc, a POP tuner 8 for receiving video signals for POP, and a video signal for POP. A decimator 11 for decimating after conversion, a POP memory 12 for storing the decimated signal in an allocated area, an image stored in the POP memory 12 and an image stored in the main memory 4 Control the operation of the main memory 4 and the PIP memory 12 and the R, G, B processor 15 for outputting R, G, B color signals with a 16: 9 aspect ratio after D / A signal processing. And a microprocessor 16 for controlling a channel to be received by the POP tuner 8.

또한 상기 메인메모리(4)는 기록주파수(fwc)로 기록(저장)되고, 저장된 데이타를 2*4/3fwc로 출력하며, POP메모리(12)는 fwc로 기록(저장)되고, 저장된 데이타를 2fwc로 출력하도록 구성된 것이다.In addition, the main memory 4 is recorded (stored) at the recording frequency (fwc) and outputs the stored data at 2 * 4 / 3fwc, and the POP memory 12 is recorded (stored) at fwc, and the stored data is stored in 2fwc. Is configured to output

제1도중 미설명부호(17)은 마이크로 프로세서(16)의 제어하에 POP용 튜너를 구동하는 PLL회로이고, (18)은 메인 메모리와 POP메모리의 동작을 제어하는 메모리 콘트롤러이다.In FIG. 1, reference numeral 17 is a PLL circuit for driving a POP tuner under the control of the microprocessor 16, and 18 is a memory controller for controlling the operation of the main memory and the POP memory.

이와 같이 구성된 본 발명의 동작 및 작용 효과를 제2도 내지 제6도를 참조하여 설명하면 다음과 같다.The operation and effect of the present invention configured as described above will be described with reference to FIGS. 2 to 6.

본 발명에서는 POP기능을 선택하지 않았을 경우와 POP기능을 선택하였을 경우 2가지로 구분하여 설명한다.In the present invention, when the POP function is not selected and when the POP function is selected, two types will be described.

첫째, POP기능을 선택하지 않았을 경우(4 : 3픽쳐 디스플레이 경우)First, when the POP function is not selected (4: 3 picture display)

메인 메모리(4)에 입력되는 디지탈 신호는 기록시 클록주파수로 필드 메모리에 저장된다.The digital signal input to the main memory 4 is stored in the field memory at the clock frequency at the time of writing.

이때 수직 주파수를 50Hz에서 100Hz로 변환하고자 하면 메모리의 데이타 출력 비율은 기록시 클록 주파수의 2배가 되어야 한다.If you want to convert the vertical frequency from 50Hz to 100Hz, the data output rate of the memory should be twice the clock frequency at the time of writing.

그러나 입력되는 신호는 4 : 3 포멧신호이고, 스크린 구성비율은 16 : 9이므로 원래의 영상을 제대로 디스플레이 하고자 하려면 출력 비율은 2*4/3기록시 클록주파수가 되어야 한다.However, since the input signal is a 4: 3 format signal and the screen composition ratio is 16: 9, the output ratio must be 2 * 4 / 3Groxy clock frequency to display the original image properly.

상기한 기록 클록주파수 2*4/3배로 리드(Read)하는 이유를 설명한다.The reason for reading at the write clock frequency 2 * 4/3 times will be described.

PAL방식 TV의 수직 주파수는 50Hz, NTSC방식 TV는 60Hz인데, 본 발명에서는 PAL기능을 예로 든 것이다.The vertical frequency of the PAL TV is 50 Hz, and the NTSC TV is 60 Hz. In the present invention, the PAL function is taken as an example.

특히 PAL TV의 경우 깜박거림이 많아 수직 주파수를 2배(100Hz)로 늘려주고 있다.Especially in the case of PAL TV, flickering increases the vertical frequency twice (100Hz).

제6도에서는 이와 같은 내용을 도시한 것이다.6 shows such a content.

예로서 4 : 3 영상신호를 16 : 9로 디스플레이 할때 수평압축이 없으면 16 : 9 화면 중앙부가 찌그러진 화면이 되므로 이러한 현상을 방지하기 위해 16 : 9화면을 4 : 3으로 압축할 필요가 있으며, 이때 12*4/3=16(가로화면크기)으로 압축율이 4/3배가 된다.For example, if the 4: 3 video signal is displayed as 16: 9, and there is no horizontal compression, the 16: 9 screen will be distorted at the center of the 16: 9 screen.To prevent this phenomenon, it is necessary to compress the 16: 9 screen to 4: 3. At this time, 12 * 4/3 = 16 (horizontal screen size), the compression ratio is 4/3 times.

즉, 메모리 fwc클록으로 가로 : 세로(16 : 9) 화면에 저장된 데이타를 4/3fwc로 빨리 리드하게 되면 4 : 3(12 : 9)화면을 만들 수가 있다.In other words, if the data stored in the landscape: portrait (16: 9) screen is quickly read to 4 / 3fwc by the memory fwc clock, the 4: 3 (12: 9) screen can be created.

따라서 본 발명에서는 fwc로 기록된 데이타를 2*4/3fwc로 리드하고자 한 것이며, 이 경우 50Hz의 와이드 TV를 만들고자 하면 4/3fwc만큼만 하면 된다.Therefore, in the present invention, the data recorded in fwc is intended to be read in 2 * 4 / 3fwc, and in this case, only 4 / 3fwc is required to make a wide TV of 50Hz.

즉 제4도에서와 같이 수평동기(H, Sync)출력의 주기가 32㎲가 되어 화면(픽쳐) 구성은 제5도에서와 같이 디스플레이 된다.That is, as shown in FIG. 4, the period of the horizontal synchronous (H, Sync) output becomes 32 ms, so that the screen (picture) configuration is displayed as shown in FIG.

둘째, POP기능을 선택하였을 경우(4 : 3픽쳐와 POP픽쳐 디스플레이 경우)Second, when the POP function is selected (4: 3 picture and POP picture display)

먼저 사용자가 POP내에 개재될 채널을 선택하는 동시에 디스플레이가 가능한 POP채널은 최대 3채널이므로, 사용자는 자기가 원하는 채널수 및 채널 선택이 가능하다.First, since the user selects a channel to be included in the POP and displays the maximum number of POP channels, the user can select the number of channels and channels desired.

사용자가 선택한 채널들을 사용자 인식한 후 메모리 콘트롤러(18)에 POP선택 명령을 부여하고, 선택된 채널에 동조하기 위하여 마이크로 프로세서(16)에서는 PLL회로(17)를 제어하게 된다.After the user recognizes the channels selected by the user, the microcontroller 16 controls the PLL circuit 17 to give a POP selection command to the memory controller 18 and to tune to the selected channel.

즉, 상기한 마이크로 프로세서(16)는 “POP”여부를 판단하여, POP선택이 아닌 경우는 메모리 콘트롤러(18)를 이용하여 메인메모리(4)부만을 제어하고, POP가 선택된 경우는 POP영상을 수신하기 위한 PLL회로(17)를 구동하여 POP용 튜너(8)를 동작시키고, 이에 따라 POP용 튜너(8)는 PLL에 의한 채널의 영상을 수신하여 영상신호처리부(2)로 출력하게 된다.That is, the microprocessor 16 determines whether or not the "POP", and if the POP selection is not selected, the microprocessor 16 controls only the main memory unit 4 using the memory controller 18, and if the POP is selected, the POP image is displayed. The PLL circuit 17 for receiving is driven to operate the POP tuner 8, and accordingly, the POP tuner 8 receives an image of a channel by the PLL and outputs it to the image signal processor 2.

또한 마이크로 프로세서(16)는 메모리 콘트롤러(18)를 통해 POP메모리(12)를 제어하게 된다.In addition, the microprocessor 16 controls the POP memory 12 through the memory controller 18.

POP용 튜너(8)에서 채널 1의 영상을 수신하여 POP메모리(12)의 할당된 영역에 저장하고, 다음 PLL을 이용하여 동조주파수를 변환하므로서 다음 채널 2(CH2)영상을 수신하여 역시 POP메모리(12)의 영역에 저장하게 된다.The POP tuner 8 receives the image of channel 1, stores it in the allocated area of the POP memory 12, and receives the next channel 2 (CH2) image by converting the tuning frequency using the next PLL. It is stored in the area of (12).

또한 채널 3에 대해서도 마찬가지 동작으로 완료되면 POP메모리(12)에는 채널 1, 2, 3의 영상이 데시메이션되어(데시메이터(11)를 거침)저장되어 있고, 이를 D/A변환하고 R, G, B매트릭스(14)로 변환하면 제5b도와 같은 위치에 POP 1, 2, 3가 생성되어진다.When the same operation is completed for the channel 3, the POP memory 12 decimates the images of the channels 1, 2, and 3 (via the decimator 11), and stores them in D / A conversion. , B matrix 14 generates POPs 1, 2, and 3 at the position shown in FIG.

이와 같이 하여 2~3개의 채널들이 선택되었으면 마이크로 프로세서(16)는 주기적으로 채널을 전환시키게 된다.When two or three channels are selected in this way, the microprocessor 16 periodically switches channels.

예로서, 3채널이 선택되었다고 하면 채널 1, 채널 2, 채널 3의 순으로 PLL회로(17)에 가해주는 동조된 데이타값을 주기적으로 변화시켜 주게 된다.For example, if three channels are selected, the tuned data values applied to the PLL circuit 17 in the order of channel 1, channel 2, and channel 3 are periodically changed.

이와 같이 동조된 영상 신호들은 영상신호 처리부(9)와 A/D컨버터(10)를 통한 후 데시메이터(11)에서 수평측으로 1/3, 수직측으로는 1/3로 데시메이션된다.The tuned video signals are decimated by the image signal processor 9 and the A / D converter 10 and then 1/3 in the horizontal side and 1/3 in the vertical side by the decimator 11.

이와 같이 데시메이션된 데이타는 100Hz로 수직 주파수가 변환되기 위하여 POP메모리(12)에 저장된다.The decimated data is stored in the POP memory 12 in order to convert the vertical frequency to 100 Hz.

여기서 POP 메모리(12)의 데이타 저장 맵은 제2도에 나타낸 바와 같이 3개의 채널(channel 1~channel 3)을 저장하기 위해 3개의 블럭 단위로 구분되어진다.The data storage map of the POP memory 12 is divided into three block units to store three channels (channels 1 to 3) as shown in FIG.

여기서 POP메모리 출력 주파수(fR.CLK)는 입력 주파수(fw.CLK)의 2배가 되고, 출력되는 시간을 제3도에 나타낸 바와 같이 해독신호(RD) 타이밍처럼 수평기간의 스타트 시점에서 4 : 3픽쳐가 디스플레이 되는 시간후 1/4*32μsec동안 출력된다.Here, the POP memory output frequency (fR.CLK) is twice the input frequency (fw.CLK), and the output time is 4: 3 at the start of the horizontal period as shown in the readout signal RD timing as shown in FIG. It is output for 1/4 * 32μsec after the time the picture is displayed.

그리고 수직 동기 신호(V, sync)는 20msec주기마다 가해지고, 리세트 기록 신호(RSTW)는 첫번째 어드레스부터 데이타가 기록(Write)되도록 생성하며, 리세트 해독 신호(RSTR)는 10msec주기마다 리세트되어 하나의 필드 내용을 해독할 수 있도록 한다.The vertical synchronization signal V and sync are applied every 20 msec periods, the reset write signal RSTW is generated so that data is written from the first address, and the reset readout signal RSTR is reset every 10 msec periods. To decode the contents of a field.

이와 같이 POP메모리(12)로부터 출력된 데이타(OUT)가 D/A컨버터(13)와 R, G, B매트릭스(14)를 통과하게 되면 아날로그 R, G, B색신호(R1,G1,B1)가 R, G, B프로세서(15)에 입력된다.When the data OUT output from the POP memory 12 passes through the D / A converter 13 and the R, G, and B matrices 14, the analog R, G, and B color signals R1, G1, and B1 are output. Are input to the R, G, and B processors 15.

이러한 R, G, B색신호(R1,G1,B1)와 D/A컨버터(7)를 통한 아날로그 신호(S2)와를 R, G, B프로세서(15)에서는 시분할하여 제4도에 나타낸 바와 같이 와이드 스크린 TV수상기의 CPT를 통하여 R, G, B색신호를 출력하게 된다.The R, G, and B color signals R1, G1, and B1 and the analog signal S2 through the D / A converter 7 are time-divided by the R, G, and B processors 15, as shown in FIG. R, G, and B color signals are output through the CPT of the screen TV receiver.

이와 같이 출력된 R, G, B색신호를 CPT에서 디스플레이 하게 되면 제5b도에 나타낸 바와 같이 POP(POP1~POP3)가 4 : 3픽쳐의 우측에 위치하게 된다.When the R, G, and B color signals output in this way are displayed on the CPT, POP (POP1 to POP3) is located on the right side of the 4: 3 picture as shown in FIG.

제6도에서는 50Hz, 100Hz주파수를 갖는 1필드가 디스플레이 되는 포멧을 나타낸 것이다.6 shows a format in which one field having a frequency of 50 Hz and 100 Hz is displayed.

이상에서 상세히 설명한 바와 같이 본 발명은 16 : 9와이드 스크린 TV수상기에서 4 : 3픽쳐를 디스플레이하고자 할 경우 4 : 3픽쳐가 존재하지 않는 부분의 별도의 채널들을 캐취하여 디스플레이 하므로써 4 : 3신호 및 별도의 채널을 동시에 시청할 수가 있는 것이어서, 제품의 신뢰도를 향사시킬 수가 있는 효과가 있다.As described in detail above, in the present invention, when a 4: 3 picture is to be displayed on a 16: 9 wide screen TV receiver, a 4: 3 signal and a separate signal may be obtained by catching and displaying separate channels where a 4: 3 picture does not exist. Since the channel can be simultaneously watched, the reliability of the product can be improved.

Claims (2)

메인튜너(1), 영상신호처리부(2) 및 A/D컨버터(3)를 순차적으로 통하여 출력되는(4 : 3) 영상신호를 기록주파수(fwc)로 저장하고 4/3fwc로 출력하는 메인 메모리(4)와, POP용의 영상신호를 수신하는 POP용 튜너(8)와, 상기 POP용 영상신호를 A/D변환한 후에 데시메이션하는 데시메이터(11)와, 상기 데시메이션된 신호를 할당된 영역에 저장하는 POP메모리(12)와, 상기 POP메모리(12)에 저장된 영상과 메인메모리(4)에 저장된 영상을 D/A한 후에 신호처리하여 16 : 9화면비의 R, G, B색신호를 출력하는 R, G, B프로세서(15)와, 상기 메인메모리(4) 및 POP메모리(12)의 동작을 제어하고, POP용 튜너(8)에서 수신할 채널을 제어하는 마이크로 프로세서(16)로 구성된 것을 특징으로 하는 팝(POP) 기능 와이드 스크린 티브이 수상기.The main memory for storing the video signal (4: 3) outputted sequentially through the main tuner (1), the video signal processing unit (2), and the A / D converter (3) at a recording frequency (fwc) and outputting it at 4 / 3fwc. (4), a POP tuner (8) for receiving a video signal for POP, a decimator (11) for decimating after A / D conversion of the POP video signal, and assigning the decimated signal POP memory 12 for storing in the area, and the image stored in the POP memory 12 and the image stored in the main memory 4 are subjected to D / A signal processing, and then R, G, B color signals having a 16: 9 aspect ratio signal processing. Microprocessor 16 for controlling the operation of the R, G, B processor 15 for outputting the main memory 4 and the POP memory 12, and the channel to be received by the POP tuner 8; Pop (Pop) function wide screen TV receiver, characterized in that consisting of. 제1항에 있어서, 상기 메인 메모리(4)는 기록주파수(fwc)로 기록(저장)되고, 저장된 데이타를 2*4/3fwc로 출력하며, POP메모리(12)는 기록주파수(fwc)로 기록(저장)되고, 저장된 데이타를 2fwc로 출력하는 것을 특징으로 하는 팝(POP)기능 와이드 스크린 티브이 수상기.2. The main memory (4) according to claim 1, wherein the main memory (4) is recorded (stored) at the recording frequency (fwc), outputs the stored data at 2 * 4 / 3fwc, and the POP memory (12) is recorded at the recording frequency (fwc). (POP) wide screen TV receiver characterized by outputting the stored data to 2fwc.
KR1019920016839A 1992-09-16 1992-09-16 Wide screen tv KR950009676B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920016839A KR950009676B1 (en) 1992-09-16 1992-09-16 Wide screen tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920016839A KR950009676B1 (en) 1992-09-16 1992-09-16 Wide screen tv

Publications (2)

Publication Number Publication Date
KR940008472A KR940008472A (en) 1994-04-29
KR950009676B1 true KR950009676B1 (en) 1995-08-25

Family

ID=19339605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016839A KR950009676B1 (en) 1992-09-16 1992-09-16 Wide screen tv

Country Status (1)

Country Link
KR (1) KR950009676B1 (en)

Also Published As

Publication number Publication date
KR940008472A (en) 1994-04-29

Similar Documents

Publication Publication Date Title
KR100195589B1 (en) Synchronizing side by side pictures
KR100186409B1 (en) Circuit for processing pip image signal suitable type in the tv and pc
JP2756675B2 (en) Picture-in-picture video signal generation circuit
JPH05183833A (en) Display device
KR100650127B1 (en) Video signal processing method and apparatus
KR910004274B1 (en) Multi screen control circuit on picture in picture tv
GB2263374A (en) Television standards converter
KR100394288B1 (en) Video picture display method and video display device of first and second received video signals
JPS6112437B2 (en)
US6046777A (en) Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation
US5327174A (en) Device for displaying teletext data on one screen
US6144415A (en) Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image
KR950009676B1 (en) Wide screen tv
JPS62181A (en) Video processing device
JP2615750B2 (en) Television receiver
JPH0292077A (en) Video signal display device
JP2911133B2 (en) Time compression device for HDTV receiver
KR100285893B1 (en) Screen division display device using scanning line conversion function
KR0123769B1 (en) Picture in picture display circuit of image only in 16:9
JP2545631B2 (en) Television receiver
JP2976982B2 (en) Multiple screen configuration circuit and multiple screen configuration method
KR950014335B1 (en) 100hz wide screen tv monitor used pop function
KR0143167B1 (en) Pip display circuit of wide screen television receiver
JPH0436510B2 (en)
KR980007560A (en) Picture-in-Picture (PIP) device for displaying computer screen or text information

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070718

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee