KR950009270B1 - On-chip high voltage generating circuit - Google Patents

On-chip high voltage generating circuit Download PDF

Info

Publication number
KR950009270B1
KR950009270B1 KR1019930008033A KR930008033A KR950009270B1 KR 950009270 B1 KR950009270 B1 KR 950009270B1 KR 1019930008033 A KR1019930008033 A KR 1019930008033A KR 930008033 A KR930008033 A KR 930008033A KR 950009270 B1 KR950009270 B1 KR 950009270B1
Authority
KR
South Korea
Prior art keywords
high voltage
transistor
gate
potential
stage
Prior art date
Application number
KR1019930008033A
Other languages
Korean (ko)
Other versions
KR940026958A (en
Inventor
최재명
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930008033A priority Critical patent/KR950009270B1/en
Publication of KR940026958A publication Critical patent/KR940026958A/en
Application granted granted Critical
Publication of KR950009270B1 publication Critical patent/KR950009270B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

The circuit consists of transistors TP3, TP4, TP3, TP4 and logic gates. Transistors TP3, TP4 provide charges to a high voltage detector by constructing current mirror structure as VCC power port ; a transistor TN3 comprises a source connected to node N33, a gate controlled by high voltage VPP and a drain connected to node N31 ; a transistor TN4 comprises a drain connected to node N32, a gate controlled by Vr -standrad voltage and a source connected to node N33 ; logic gates output output signal PPE which controlls the ring oscillator by invertng the potential of the node N32.

Description

온-칩 고전압 발생회로On-chip high voltage generation circuit

제1도는 온-칩 고전압 발생회로를 도시한 회로구성도.1 is a circuit diagram showing an on-chip high voltage generation circuit.

제2도는 종래의 고전압 발생회로의 고전압 검출단을 도시한 회로도.2 is a circuit diagram showing a high voltage detection stage of a conventional high voltage generation circuit.

제3도는 본 발명의 고전압 발생회로의 고전압 검출단을 도시한 회로도.3 is a circuit diagram showing a high voltage detection stage of the high voltage generation circuit of the present invention.

제4도는 본 발명의 고전압 발생회로의 고전압 검출단에 입력으로 들어가는 기준전압의 발생회로도.4 is a circuit diagram of a reference voltage entering an input to a high voltage detection terminal of the high voltage generation circuit of the present invention.

제5도는 본 발명의 고전압 발생회로의 고전압 검출단에 입력으로 들어가는 기준전압의 VCC변화에 따른 기울기를 도시한 그래프도.FIG. 5 is a graph showing the slope according to the V CC change of the reference voltage entering the high voltage detection terminal of the high voltage generation circuit of the present invention.

제6도는 종래기술과 본 발명에서의 전원전압 VCC의 변화에 따른 고전압 VPP의 기울기 변화를 도시한 특성비교 그래프도.6 is a characteristic comparison graph showing the change in the slope of the high voltage V PP according to the change in the power supply voltage V CC in the prior art and the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 고전압 검출단 12 : 링 발전단11: high voltage detection stage 12: ring power generation stage

13 : 버퍼링당 14 : 펌핑단13 per buffering 14 pumping stage

15 : 고전압 유지단15: high voltage maintenance stage

본 발명은 반도체 소자의 내부에 전원전압 VCC보다 높은 전위의 VPP를 공급하기 위한 온-칩 고전압 발생회로(On-Chip High Voltage Level Generator)에 관한 것이며, 특히 전원전압 VCC의 전위가 높은 영역에서 고전압 발생회로의 출력인 VPP에 의해 반도체 소자가 파괴되거나 성능이 저하되는 것을 방지하기 위하여, 보통의 VCC전위에서는 높은 전위의 VPP를 출력하다가 매우 높은 VCC영역에서는 고전압 VPP가 전원전압 VCC에 근접한 전위를 유지할 수 있도록 구현한 고전압 검출단을 포함하는 온-칩 고전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an on-chip high voltage level generator for supplying V PP having a potential higher than the power supply voltage V CC to a semiconductor device, and particularly, has a high potential of the power supply voltage V CC . In order to prevent the semiconductor device from being destroyed or degraded by V PP , which is the output of the high voltage generation circuit, the high voltage V PP is output in the high V CC region while the high voltage V PP is output at the normal V CC potential. An on-chip high voltage generation circuit including a high voltage detection stage implemented to maintain a potential close to a power supply voltage V CC .

일반적으로 에스램(SRAM : Static Random Access Memory)이나 디램(DRAM : Dynamic Random Access Memory)과 같은 반도체 기억소자에 있어서는 반도체 소자의 성능을 향상시키기 위하여 데이터 출력버퍼나 디램의 워드라인에 고전압 VPP를 공급하기 위하여 고전압 발생회로를 사용하게 되는데, 종래의 고전압 발생회로는 고전압 VPP의 전위가 항상 전원전압 VCC보다 높도록 설계되어 있기 때문에 VCC의 전위가 매우 높아질 경우에는 VPP에 의한 반도체 소자의 파괴 또는 성능 저하를 가져오게 된다. 일례로 고전압 VPP가 MOS 트랜지스터의 게이트나 졍션(Junction)에 인가되는 경우에는 브래이크다운(Breakdown)에 의해 회로를 구성하는 트랜지스터가 파괴되어 반도체 소자에 손상을 입히게 된다.In general, in a semiconductor memory device such as static random access memory (SRAM) or dynamic random access memory (DRAM), a high voltage V PP is applied to a data output buffer or a word line of the DRAM to improve the performance of the semiconductor device. there is used a high voltage generating circuit for supplying, in the conventional high-voltage generation circuit is very high, the potential of V CC because the potential of the high voltage V PP is always designed to be higher than the power supply voltage V CC, the semiconductor device according to the V PP It may cause the destruction or degradation of performance. For example, when the high voltage VPP is applied to the gate or junction of the MOS transistor, breakdown of the transistor constituting the circuit damages the semiconductor device.

따라서, 상기의 문제점을 제러하기 위해서 본 발명에서는 전원전압 VCC의 전위가 낮은 때에는 VPP의 전위가 VCC보다 더 높은 레벨을 유지하다가 VCC위 전위가 매우 높아지면 VPP의 전위가 VCC에 근접하도록 고전압 발생회로의 고전압 검출단을 구현하였다.Therefore, in order to solve the above problems, in the present invention, when the potential of the power supply voltage V CC is low, the potential of V PP is maintained at a higher level than V CC , but when the potential above V CC becomes very high, the potential of V PP becomes V CC. The high voltage detection stage of the high voltage generating circuit is implemented.

이하, 첨부된 도면을 참조하여 고전압 발생회로에 대해 상세히 설명하기로 한다.Hereinafter, a high voltage generation circuit will be described in detail with reference to the accompanying drawings.

제1도는 온-칩 고전압 발생회로를 도시한 회로구성도로서, 일정한 주기를 갖는 링 발진신호 øOSC를 출력하는 링 발진단(12)과, 링 발진단(12)의 출력을 버퍼링하는 퍼버링단(13)과, 버퍼링단(13)에서 버퍼링된 발진신호를 이용하여 VCC이상의 전위를 펌핑하는 펌핑단(14)과, 펌핑단(14)에서 전달된 전위를 이용하여 VPP전위를 일정하게 유지시키기 위한 고전압 유지단(15)과, VPP전위를 일정전위로 유지시키기 위해 VPP전위를 검출하여, 검출된 VPP의 전위에 따라 링 발진단(12)의 동작을 제어하는 øPPE신호를 출력하는 고전압 검출단(11)으로 구성되어 있다.FIG. 1 is a circuit diagram showing an on-chip high voltage generation circuit, which includes a ring oscillation stage 12 for outputting a ring oscillation signal? OSC having a predetermined period, and a buffering stage for buffering the output of the ring oscillation stage 12. (13), the pumping stage 14 for pumping the potential of V CC or more by using the oscillation signal buffered in the buffering stage 13, and the V PP potential constant using the potential delivered from the pumping stage 14 ø PPE signal for controlling the operation of the ring to detect (12) according to the potential of a high voltage holding stage 15, and a V PP potential detecting the V PP potential to maintain a constant voltage, the detected V PP for maintaining It consists of a high voltage detection stage 11 for outputting the.

상기의 고전압 발생회로의 고전압 검출단(11)은 고전압 VPP의 전위가 일정하게 유지될 수 있도록 조정하는 역할을 하기 때문에 설계시 원하는 VPP전위는 고전압 검출단(11)에서 결정되게 되며, 그에 따라 상기의 고전압 검출단(11)은 고전압 발생회로에서 중요한 역할을 하게 된다.Since the high voltage detection stage 11 of the high voltage generation circuit serves to adjust the potential of the high voltage V PP to be kept constant, the desired V PP potential at the time of design is determined by the high voltage detection stage 11. Accordingly, the high voltage detection stage 11 plays an important role in the high voltage generation circuit.

제2도는 종래의 고전압 발생회로의 고전압 검출단을 도시한 회로도로서, 파우어(Power)단으로 VPP를 사용하고 커런트 미러 증폭기(Current Mirror Amplifier) 구조를 이루고 있는 트랜지스터 TP1, TP2, TN1, TN2로 구성되어 있으며, 비교되는 두 NMOS 트랜지스터 TN1, TN2의 게이트로 VPP와 VCC가 입력되고 상기의 트랜지스터 TN1의 소오스로는 VCC가 접속되어 있는 구조이다.2 is a circuit diagram illustrating a high voltage detection stage of a conventional high voltage generation circuit. The transistors TP1, TP2, TN1, and TN2 that use V PP as a power stage and form a current mirror amplifier structure are shown in FIG. The VPP and V CC are input to the gates of the two NMOS transistors TN1 and TN2 to be compared, and V CC is connected to the source of the transistor TN1.

상기의 트랜지스터 TN1의 게이트로 입력되는 VPP가 VPP1≒VCC+VTN+α(VTN:TN1의 문턱전압)가 되면 트랜지스터 TN1이 턴온-온(Trn-On)되어 노드 N21의 전위가 VPP보다 떨어지면 트랜지스터 TP2으로 더 많은 양의 전류가 흘러 노드 N22의 전위가 로직하이로 전이되면서 고전압 검출단 출력신호 øPPE를 로직로우로 출력하면 로직로운인 øPPE신호는 링 발진단을 디스에이블시켜 VPP펌핑단이 동작하지 못하도록 함으로써 높아진 VPP전위를 낮추게 된다.When V PP input to the gate of the transistor TN1 becomes V PP1 ≒ V CC + V TN + α (the threshold voltage of V TN : TN1), the transistor TN1 is turned on (Trn-On) and the potential of the node N21 is turned on. If it falls below V PP , a larger amount of current flows to transistor TP2 and the potential of node N22 transitions to logic high, while outputting the high voltage detection stage output signal ø PPE to logic low causes the logic ø PPE signal to disable the ring oscillation stage. This prevents the V PP pumping stage from operating, lowering the increased V PP potential.

반대로, VPP가 상기의 VPP1전위보다 낮아지면 노드 N22를 로직로우로 전이시켜 로직하이의 øPPE신호를 출력하면 링 발진단이 동작하여 로직로우에서 로직하이로 전이하는 øOSC신호를 출력하여 VPP펌핑단이 동작하므로써 낮아진 VPP전위를 높이게 된다.On the contrary, when V PP becomes lower than the above V PP1 potential, the node N22 is transferred to logic low to output the logic high ø PPE signal, and the ring oscillator operates to output the ø OSC signal to transition from logic low to logic high. By operating the V PP pumping stage, the lowered V PP potential is increased.

그러나, 상기 제2도에 도시된 회로에서는 전원전압 VCC가 증가하면 VPP는 일정한 값차이(VTN+α)로 VCC에 따라 증가하여 하이 VCC에서 VPP에 의한 반도체 소자의 파괴 도는 성능 저하가 있게 되는 문제점과, 고전압 VPP가 커런트 미러 증폭기의 파우어단으로 들어가게 되므로 트랜지스터 TP1가 TN1, TN2를 통한 리키지(Leakage)가 있게 되어, 결국에는 VPP전위의 감소를 가져오고, 그에 따라 VPP전위를 다시 유지시키기 위해서 더 빠른 주기의 VPP펌핑이나, 리키지가 없을 때보다 더 강력한 VPP펌핑 능력을 갖도록 회로를 구성해야 하므로, 이는 곧 반도체 소자의 VPP안정화를 위해서는 더 많은 파우어 소모의 문제점을 가지고 있는 것이다.However, in the circuit shown in the second diagram the power supply voltage V CC is increased when V PP is a constant value, the difference (VTN + α) to the destruction turning performance of the semiconductor device according to the V PP at increased high V CC according to V CC There is a problem of deterioration, and the high voltage V PP enters the power stage of the current mirror amplifier, so that transistor TP1 has leakage through TN1 and TN2, resulting in a decrease in V PP potential, and accordingly In order to maintain the V PP potential again, the circuit must be configured to have a faster cycle of V PP pumping or a more powerful V PP pumping capability than without a liquid, which means more power consumption is required for V PP stabilization of semiconductor devices. It has a problem.

따라서, 본 발명에서는 제2도와 같은 커런트 미러 증폭기 구조를 사용하면서도 VPP를 NMOS 트랜지스터의 게이트에만 인가되게 하고, 커런트 미러 증폭기의 파우어단에도 VCC를 사용하게 함으로써 VPP에서의 리키지 패스(Leakage Path)를 없게 하여 적은 VPP펌핑 주기 및 종래보다 작은 펌핑 능력으로도 VPP전위를 안정되게 유지할 수 있게 했으며, VPP가 게이트로 들어가는 NMOS 트랜지스터의 소오스를 종래의VCC에서와는 달리 또 하나의 비교되는 다른 NMOS 트랜지스터의 소오스와 접속하고, 비교되는 NMOS 트랜지스터의 게이트에 임이의 기준전위를 발생시켜서 비교하면서 두 NMOS 트랜지스터의 사이즈를 조절하여 VPP가 VCC에 일정한 비율로 계속 증가하는 것이 아니라, 전위가 낮은 VCC영역에서는 종래보다 더욱 높은 전위를 생성하고, 전위가 높은 VCC영역에서는 거의 VCC값을 따르는 전위를 갖도록 고전압 발생회로를 구성함으로써, 높은 VCC영역에서 VPP에 의한 반도체 소자의 파괴 및 성능 저하를 방지하였다.Therefore, in the present invention, the second help, but uses the same current-mirror amplifier structure V PP and the so applied only to the gate of the NMOS transistor, a leakage path of at pawooeo stage of the current mirror amplifier, even by making use of V CC V PP (Leakage It is possible to maintain stable V PP potential even with a small V PP pumping cycle and a smaller pumping capacity than before, and compare the source of the NMOS transistor where V PP enters the gate, unlike in conventional V CC. It is not connected to the source of another NMOS transistor and generates a reference potential at the gate of the NMOS transistor to be compared, thereby adjusting the size of the two NMOS transistors so that V PP does not continuously increase at a constant rate to V CC . the low V CC area, generates a higher potential than the prior art, and the potential V CC is higher Young , We have, by the potential along the substantially V CC value constituting the high-voltage generation circuit, preventing the destruction or degradation of the semiconductor device according to the V PP at high V CC region.

제3도는 본 발명의 고전압 발생회로의 고전압 검출단을 도시한 회로도로서, 제2도에서와 같이 커런트 미러 증폭기 구조로 되어 있으며, 트랜지스터 TN3, TN4의 소오스가 같은 노드 N33에 묶여 있고, 트랜지스터 TN3의 게이트로는 고전압 VPP, 트랜지스터 TN4의 게이트로는 기준전압 Vr이 인가되어 있다. 또한, 트랜지스터 TP3, TP4의 파우어단인 소오스로 VCC를 사용하고 트랜지스터 TN3, TN4의 컨덕턴스(Conductance)가 트랜지스터 TN3의 임의의 배가 되게 함으로써, Vpp전위가 VPP1≒βVr+α(β:트랜지스터 TN3와, TN4의 컨덕턴스 비)와 같은 전위를 갖게 하여 VCC에 따른 원하는 VPP전위를 출력할 수 있다. 따라서, VPP전위가 VPP＞VPP1가 되면 노드 N32가 로직하이로 전이하여 고전압 검출단의 출력인 øPPE를 로직로우로 출력함으로써, øPPE에 의해 그 동작이 제어되는 링 발진단이 디스에이블되어 펌핑단에서 출력단 VPP로 더 이상 전하를 펌핑하지 않으므로 높아진 VPP의 전위는 낮아지고, VPP＞VPP1인 경우는 상기와 반대의 동작이 일어나서 낮아진 VPP전위를 높이게 되어, VPP전위는 거의 일정한 VPP1전위를 유지하게 된다.FIG. 3 is a circuit diagram showing the high voltage detection stage of the high voltage generating circuit of the present invention, and has a current mirror amplifier structure as shown in FIG. 2. The sources of transistors TN3 and TN4 are tied to the same node N33, and The high voltage V PP is applied as a gate and the reference voltage V r is applied as a gate of the transistor TN4. Further, V pp potential is V PP1 ≒ βV r + α (β :) by using V CC as the source of the transistors TP3 and TP4 so that the conductance of the transistors TN3 and TN4 is an arbitrary multiple of the transistor TN3. It is possible to output a desired V PP potential corresponding to V CC by having a potential equal to the transistor TN3 and the conductance ratio of TN4). Therefore, V PP potential V PP> V When a PP1 node N32 is to transition to logic high and outputs the output of ø PPE of the high voltage detection stage to a logic low, the ring to diagnose that the action is controlled by a ø PPE discharge the potential of the enable does not pump the longer the charge from the pumping stage to the output terminal V PP higher V PP is low, V PP> V when PP1 is is increase the lower V PP potential of the operation of the opposite stand up, V PP The potential will maintain a nearly constant V PP1 potential.

한편, 이때의 기준전위인 Vr은 반도체 소자의 동작을 위해 최소의 VCC까지는 VCC전위를 따르다가 최소의 VCC영역 이상부터는 VCC보다 더 낮은 기울기로 증가하도록 기준전압 발생회로를 구성한다.On the other hand, the reference potential V r at this time constitutes a reference voltage generation circuit so as to follow the V CC potential up to the minimum V CC for operation of the semiconductor device, and increase the slope to be lower than the V CC above the minimum V CC region. .

제4도는 본 발명의 고전압 발생회로의 고전압 검출단에 입력으로 들어가는 기준전압의 발생회로도로서, 직렬로 연결된 다이오드 구조의 트랜지스터 TD 1, TD 2, TD 3를 이용하여 기준전압 Vr의 전위를 전원전압 VCC의 최소값에 맞추게 된다.4 is a circuit diagram for generating a reference voltage input to a high voltage detection terminal of a high voltage generation circuit according to the present invention, wherein the reference voltage V r is obtained by using transistors T D 1 , T D 2 , T D 3 connected in series. The potential is adjusted to the minimum value of the supply voltage V CC .

즉, VCC의 최소값을 2.4V로 하고, 각 다이오드 구조의 트랜지스터의 문턱전위(VTN)를 0.8V라 가정하면 TD와 같은 다이오드를 3개 연결하여 3VTN=3×0.8V=2.4V으로 VCC의 최소값을 맞추게 된다.That is, assuming that the minimum value of V CC is 2.4V and the threshold potential (V TN ) of the transistor of each diode structure is 0.8V, 3V TN = 3 × 0.8V = 2.4V by connecting three diodes such as TD. The minimum value of V CC is set.

상기와 같이 함으로써 VCC의 최소값을 Vr에서 맞추어 주고, VCC최소값 이상의 VCC에 대해서는 트랜지스터 TS1, TS2의 사이즈로써 Vr의 기울기를 조정하여 원하는 기울기의 Vr을 만들게 된다. 제5도는 본 발명의 고전압 발생회로의 고전압 검출단에 입력으로 들어가는 기준전압의 VCC변화에 따른 기울기를 도시한 그래프도로서, 상기 제4도에서 설명한 바와같이 기준전압 Vr이 VCC최소값 이하에서는 VCC전위의 변화를 따르다가, VCC최소값 이상에서는 VCC의 기울기보다 더 작은 기울기를 가지고 증가하는 것을 알 수 있다.As described above, by giving to match a minimum value of V CC V in r, for at least a minimum value V CC V CC transistor TS1, adjusting the gradient of V r as a size of TS2 is to create a V r of the desired slope. 5 is a graph showing the slope of the reference voltage entering the high voltage detection terminal of the high voltage generation circuit of the present invention according to the change of V CC . As shown in FIG. 4, the reference voltage V r is less than or equal to the minimum value of V CC . in the follow the changes in the electric potential V CC, V CC minimum value or higher can be seen that the increase has a smaller slope than the slope of the V CC.

Vpp전위를 산출하기 위해 간단한 일예를 보이면 제3도의 트랜지스터 TP3, TP4를 동일하게 만들었을 경우, i1=i3, i1=i2이고, i2=i3이므로 i2, i4의 크기에 의해 노드 N32가 변하며, 노드 N32가 로직로우에서 로직하이, 로직하이에서 로직로우로 변할 때는 i2=i4이고, 이때의 VPP가 결국은 검출되는 VPP전위이므로 이를 이용하면 TN3의 컨덕턴스를 gm3, TN4의 컨덕턴스를 gm4=βgm3와 같이 gm4가 gm3의 β배가 되게 하였을 때,As a simple example to calculate the V pp potential, when the transistors TP3 and TP4 of FIG. 3 are made the same, the node N32 is changed by the size of i2 and i4 since i1 = i3, i1 = i2, and i2 = i3. When node N32 changes from logic low to logic high and logic high to logic low, i2 = i4, and at this time, V PP is the V PP potential that is detected eventually. When gm4 becomes β times gm3 like βgm3,

이고, 여기서, Where

가 되어, 상기 (2)식을 (1)에 대입하면If you substitute (1) above into (1)

I3=gm3·VPP=I4=gm4·Vr=βgm3βVr I 3 = gm3 · V PP = I 4 = gm4 · V r = βgm3βV r

가 되어 결과적으로As a result

VPP=β·Vr V PP = βV r

과 같이 VPP전위를 출력하게 된다.As shown in the figure , the V PP potential is output.

결국, VPP전위는 트랜지스터 TN3의 컨덕턴스와 트랜지스터 TN4의 컨덕턴스의 비로서 얻어지는 비율에 의해 기준전위 Vr의 전위를 따르게 된다. 따라서, 이때 Vr의 기울기를 VCC의 기울기보다 작게 하면 VCC최소값 영역에서는 VCC보다 전위가 높았던 VPP가 어느 VPP값에서는 VCC와 만나는 점이 있게 되고 그 이상의 VCC에서는 VPP펌핑단이 동작하지 않으므로 VPP는 VCC전위를 따라가게 된다. 이렇게 하여 β의 값을 이용하여 동작영역의 VCC최대값을 얻을 수 있으며, VPP전위는 단순히 두 NMOS 트랜지스터의 컨덕턴스 비율을 조정함으로써 쉽게 얻을 수 있다. 또한 β에 의해 Vcc최대값 이상에서는 VPP가 VCC를 따라가므로 반도체 소자의 파괴 및 성능의 저하를 막을 수 있다.As a result, the V PP potential follows the potential of the reference potential V r by a ratio obtained as the ratio of the conductance of the transistor TN3 to the conductance of the transistor TN4. Therefore, at this time as small an inclination of Vr than the slope of the V CC in the V CC minimum area, the V CC V than that was high V PP potential which PP value being able point meets the V CC in more V CC V PP pumping stage is Since it does not work, V PP follows the V CC potential. In this way, the maximum value of V CC of the operating region can be obtained using the value of β, and the V PP potential can be easily obtained by simply adjusting the conductance ratio of two NMOS transistors. In addition, since V PP follows V CC above the V cc maximum value by β, breakage of the semiconductor element and degradation of performance can be prevented.

제6도는 종래기술과 본 발명에서의 전원전압 VCC의 변화에 따른 고전압 VPP의 기울기 변화를 도시한 특성비교 그래프도로서, 고전압 영역에서는 본 발명의 경우 VPP가 VCC이하의 값을 갖지만, 종래의 경우는 VPP보다 훨씬 큰 값을 갖고, VPP가 최소값 영역에서는 본 발명의 경우 VPP값을 VCC에 대해 상대적으로 종래보다 높게 하였다. 이는 반도체 소자의 동작속도의 임계점이 VCC최소값 영역에서 일어나므로 VPP값을 더욱 높여 트랜지스터의 동작속도를 빠르게 함으로써 반도체 소자의 동작속도를 향상시키기 위한 것이다.6 is a characteristic comparison graph showing the change in the slope of the high voltage V PP according to the change of the power supply voltage V CC in the prior art and the present invention. In the high voltage region, V PP has a value less than or equal to V CC. , in the case of the prior art will have a larger size than the V PP, V PP is the minimum area was relatively higher than for a conventional V PP values in the case of the present invention to V CC. This is to improve the operation speed of the semiconductor device by increasing the V PP value to increase the operation speed of the transistor because the threshold of the operation speed of the semiconductor device occurs in the V CC minimum value region.

상기의 제3도와 제4도의 회로를 반도체 소자의 인에이블시만 동작하게 하고 스탠바이시는 디스에이블시켜 파우어 소모를 줄이기 위하여, 제3도의 노드 N33 부분에 게이트가 반도체 소자 인에이블 신호 øEN에 의해 제어되는 트랜지스터를 접속시키고, 제4도의 트랜지스터 TD3과 TS2의 소오스를 연결하여 게이트가 øEN신호에 의해 제어되는 트랜지스터를 접속하여 회로를 구성하는 것도 가능하다.In order to reduce the power consumption of the circuits of FIGS. 3 and 4 only when the semiconductor device is enabled and standby, the gate is connected to the node N33 of FIG. 3 by the semiconductor device enable signal ø EN . It is also possible to configure a circuit by connecting the transistor to be controlled and connecting the transistors TD3 and TS2 in FIG. 4 to connect the transistor whose gate is controlled by the? EN signal.

상기의 제3도 내지 제5도에서 설명한 본 발명의 고전압 발생회로를 사용하여 반도체 소자에 VPP전위를 공급하게 되면, 첫째로, 고전압 영역에서 VPP전위를 VCC이하의 값으로 제한함으로써, 고전압 영역에서의 VPP에 의한 반도체 소자의 파괴 및 성능 저하를 막음으로써 반도체 소자의 동작 특성 영역을 더욱 넓힐 수 있는 효과와, 둘째로, 고전압 검출단에서 VPP가 NMOS 트랜지스터의 게이트에만 연결되므로 VPP의 리키지가 없으므로 VPP의 유지를 위한 펌핑 회수의 감소 또는 펌핑 능력의 감소를 이룰 수 있어서 VPP에 의한 파우어 소모를 줄일 수 있는 효과와, 셋째로, 반도체 소자의 동작속도의 임계점인 동작영역 VCC최소값 부분에서 VPP전위를 VCC에 비해 상대적으로 매우 높게 출력함으로써 반도체 소자의 동작속도를 향상시킬 수 있는 효과를 얻을 수 있다.When the V PP potential is supplied to the semiconductor device using the high voltage generation circuit of the present invention described with reference to FIGS. 3 to 5 above, first, by limiting the V PP potential to a value of V CC or less in the high voltage region, By preventing the breakdown and degradation of the semiconductor device due to V PP in the high voltage region, the operation characteristic area of the semiconductor device can be further widened. Second, since V PP is connected only to the gate of the NMOS transistor at the high voltage detection stage, V because images in the PP Ricky V PP to pawooeo consumption by the V PP to be able to achieve a reduction or decrease of the pumping capacity of the pumping number of times to maintain the effect, and a third can be reduced, the threshold of the operating region of the operating speed of the semiconductor element relatively much higher than the output potential V PP to V CC V CC in part by the minimum value to obtain the effect to improve the operating speed of the semiconductor element Can.

Claims (6)

반도체 소자의 내부에 전원전압 VPP보다 더 높은 전위를 공급해 주기 위해, 링발진단(12)과 버퍼링단(13)과 펌핑단(14)과 고전압 유지단(15)과 고전압 검출단(11)으로 구성되어 있는 반도체 소자의 고전압 발생회로에 있어서, 고전압 VøPPE의 전위를 검출하여 고전압 발생회로의 동작을 제어하는 고전압 검출단(11)은, 파우어단을 VCC로 하며 커런트 미러 구조를 이루고 있어서, 고전압 검출단에 전하를 공급해주는 역할을 하는 트랜지스터 TP3, TP4와, 드레인은 상기 트래지스터 TP3의 드레인과 게이트가 접속된 노드 N31에 연결되고 게이트는 고전압 VPP에 의해 제어되며 소오스는 그라운드인 노드 N33에 접속된 트랜지스터 TN3과, 드레인은 상기 트랜지스터 TP4의 드레인인 노드 N32에 접속되고 게이트는 기준전압 Vr에 의해 제어되며 소오스는 그라운드인 노드 N33에 접속된 트랜지스터 TN4와, 상기 노드 N32의 전위를 반전시켜 상기의 링 발진단(12)을 제어하는 출력신호 øPPE를 출력하는 논리 게이트로 구성되는 것을 특징으로 하는 온-칩 고전압 발생회로.The ring oscillation stage 12, the buffering stage 13, the pumping stage 14, the high voltage holding stage 15, and the high voltage detection stage 11 are provided to supply a potential higher than the power supply voltage V PP to the inside of the semiconductor device. In the high voltage generation circuit of the semiconductor element, the high voltage detection stage 11 which detects the potential of the high voltage V ø PPE and controls the operation of the high voltage generation circuit has a current mirror structure with the power stage as V CC . Transistors TP3 and TP4, which serve to charge the high voltage detection stage, and a drain are connected to a node N31 to which the drain and gate of the transistor TP3 are connected, the gate is controlled by a high voltage V PP , and the source is ground N33. the transistors TN3, and the drain is connected to the drain node N32 of the transistor TP4 gate is controlled by a reference voltage V r is connected to the source and a ground node N33 And a logic gate for outputting the output signal? PPE for controlling the ring oscillation stage 12 by inverting the potential of the node N32 and the transistor TN4 connected to the transistor TN4. 제1항에 있어서, 하이 VCC영역 이상의 VCC영역에서 상기의 고전압 발생회로의 출력인 VPP가 VCC를 따라 변환하도록 하기 위하여, VPP가 게이트로 인가되는 트랜지스터 TN3의 컨덕턴스와 기준전압 Vr이 게이트로 인가되는 트랜지스터 TN4의 컨덕턴스의 비율을 조정함으로써, VCC최소값 이상의 영역에서 VPP가 VCC증가 기울기보다 더 낮은 증가 기울기를 갖도록 고전압 검출단(11)을 구성하는 것을 특징으로 하는 온-칩 고전압 발생회로.The method of claim 1, wherein in order from a high V CC area than V CC region outputting the V PP of the high-voltage generating circuit of the so converted in accordance with the V CC, V PP conductance and the reference voltage of the transistor TN3 is applied to the gate V On by adjusting the ratio of the conductance of the transistor TN4 applied to the gate r , the high voltage detection stage 11 is configured so that V PP has an increase slope lower than the V CC increase slope in a region above the V CC minimum value. Chip high voltage generation circuit. 제1항에 있어서, 상기의 기준전압 Vr이 반도체 동작 영역 VCC최소값까지는 Vcc와 같이 변화하다가, VCC최소값 이상의 VCC영역에서는 VCC의 증가 기울기보다 더 작은 증가 기울기로 변화하도록 하기위하여, 상기의 기준전압 Vr발생회로를, 소오스가 VCC에 접속되고 게이트가 그라운드에 연결되어 출력단 Vr에 전하를 공급해주는 역할을 하는 트랜지스터 TS1과, 직렬로 연결된 다이오드 구조로 출력단 Vr에 초기 기준전위를 유기기키는 트랜지스터 TD1, TD2, TD3와, 드레인은 출력단 Vr에 접속되고 게이트는 상기 트랜지스터 TD3의 드레인과 게이트가 접속된 부분에 연결되며 소오스는 그라운드에 연결되어 출력단 Vr이 일정한 전위를 유지할 수 있게 하는 트랜지스터 TS2로 구성하는 것을 특징으로 하는 온-칩 고전압 발생회로.According to claim 1, to the reference voltage V r is to be changed to a smaller increase in slope than the increasing slope of the semiconductor operating region V CC in the minimum value up while changing, such as Vcc, V CC minimum value than V CC zone V CC, the reference voltage V r generated circuit, a source, the initial reference to an output terminal V r to the transistor TS1, a diode structure is connected in series to the role that connected to V CC and the gate is connected to the ground supply charge to the output terminal V r Transistors TD1, TD2, TD3, which induce a potential, a drain are connected to an output terminal V r , a gate is connected to a portion where a drain and a gate of the transistor TD3 are connected, and a source is connected to ground, so that the output terminal V r is a constant potential An on-chip high voltage generation circuit comprising: transistor TS2 capable of maintaining a voltage. 제1항에 있어서, 상기의 고전압 검출단(11)이 반도체 소자가 동작시에만 동작할 수 있도록 하기 위하여, 상기 고전압 검출단(11)의 노드 N33에 드레인이 연결되고 게이트가 반도체 소자 인에이블 신호에 의해 제어되며 소오스가 그라운드에 접속된 트랜지스터를 포함하여 구성하는 것을 특징으로 하는 온-칩 고전압 발생회로.The method of claim 1, wherein the drain is connected to a node N33 of the high voltage detection terminal 11 and the gate is a semiconductor device enable signal so that the high voltage detection terminal 11 can operate only when the semiconductor device operates. An on-chip high voltage generation circuit comprising a transistor controlled by a source and having a source connected to ground. 제1항에 있어서, 하이 VCC영역 이상의 VCC영역에서 상기의 고전압 발생회로의 출력인 VPP가 VCC를 따라 변화하도록 하기 위하여, 상기의 고전압 검출단(11)의 트랜지스터 TN4의 게이트에 VCC를 접속하여, VPP가 게이트로 인가되는 트랜지스터 TN3의 컨덕턴스와 VCC가 게이트로 인가되는 트랜지스터 TN4의 컨덕턴스의 비율을 조정함으로써, VCC최소값 이상의 영역에서 VPP가 VCC증가 기울기보다 더 낮은 증가 기울기를 갖도록 고전압 검출단(11)을 구성하는 것을 특징으로 하는 온-칩 고전압 발생회로.The gate of the transistor TN4 of the high voltage detection terminal 11 according to claim 1, in order to cause V PP, which is the output of the high voltage generation circuit, to change along V CC in the V CC region of the high V CC region or more. By connecting CC , by adjusting the ratio of the conductance of transistor TN3 to which V PP is applied to the gate and the conductance of transistor TN4 to which V CC is applied to the gate, V PP is lower than the V CC increase slope in the region above the V CC minimum value. An on-chip high voltage generation circuit, characterized in that the high voltage detection stage 11 is configured to have an increasing slope. 제3항에 있어서, 상기 기준전압 발생회로가 반도체 소자가 동작시에만 동작할 수 있도록 하기 위하여, 상기 기준전압 발생회로의 트랜지스터 TD3와 TS2의 소오스를 접속한 부분에 드레인이 연결되고 반도체 소자 인에이블 신호에 의해 게이트가 제어되며 소오스가 그라운드에 접속된 트랜지스터를 포함하여 구성하는 것을 특징으로 하는 온-칩 고전압 발생회로.4. The semiconductor device of claim 3, wherein a drain is connected to a portion of the reference voltage generator circuit connected to a source of transistors TD3 and TS2 so that the reference voltage generator circuit can operate only when the semiconductor device operates. An on-chip high voltage generation circuit comprising a transistor whose gate is controlled by a signal and whose source is connected to ground.
KR1019930008033A 1993-05-11 1993-05-11 On-chip high voltage generating circuit KR950009270B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930008033A KR950009270B1 (en) 1993-05-11 1993-05-11 On-chip high voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008033A KR950009270B1 (en) 1993-05-11 1993-05-11 On-chip high voltage generating circuit

Publications (2)

Publication Number Publication Date
KR940026958A KR940026958A (en) 1994-12-10
KR950009270B1 true KR950009270B1 (en) 1995-08-18

Family

ID=19355220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008033A KR950009270B1 (en) 1993-05-11 1993-05-11 On-chip high voltage generating circuit

Country Status (1)

Country Link
KR (1) KR950009270B1 (en)

Also Published As

Publication number Publication date
KR940026958A (en) 1994-12-10

Similar Documents

Publication Publication Date Title
US5359552A (en) Power supply tracking regulator for a memory array
US6064275A (en) Internal voltage generation circuit having ring oscillator whose frequency changes inversely with power supply voltage
US5808505A (en) Substrate biasing circuit having controllable ring oscillator
US6963230B2 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
KR100854419B1 (en) Power-up signal generator
JP2557271B2 (en) Substrate voltage generation circuit in semiconductor device having internal step-down power supply voltage
KR960009394B1 (en) Power supply start-up circuit for dynamic random access memory
EP0609497A2 (en) A device and method for maintaining a high voltage for low power applications
KR910005599B1 (en) Power supply voltage converting circuit of high density semiconductor memory device
US5376840A (en) Substrate bias voltage generator having current ability based on external and internal power voltages
US5075572A (en) Detector and integrated circuit device including charge pump circuits for high load conditions
JPH04351791A (en) Data input buffer for semiconductor memory device
KR19990022525A (en) Voltage regulation circuit and its method
JP2004103941A (en) Voltage generator
US6661218B2 (en) High voltage detector
KR950009270B1 (en) On-chip high voltage generating circuit
JP2585450B2 (en) Semiconductor circuit device
JPH05129922A (en) Semiconductor integrated circuit device
KR100772544B1 (en) Substrate voltage generator of semiconductor device
KR100460808B1 (en) Internal voltage down converter in semiconductor memory device
KR100291846B1 (en) Power supply auxiliary circuit
KR100239725B1 (en) Pumping voltage detection circuit for charge pump
US6377074B1 (en) Semiconductor device having a constant-current source circuit
KR100258362B1 (en) Reference voltage generating device in semiconductor element
KR950007839B1 (en) High voltage generating circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee